[实用新型]一种哈佛结构总线与复用总线的接口转换电路

摘要

一种哈佛结构总线与复用总线的接口转换电路，两种总线之间需要进行数据交互时，本实用新型根据DSP片选信号有效与读写信号有效这间的时间差，即DSP建立阶段的时间长度作为复用总线的地址锁存有效时长，即复用总线的写地址阶段；采用DSP的读写信号的逻辑关系产生，作为复用总线的片选信号，采用DSP的读写信号分别作为复用总线的读写信号；采用总线切换开关设计方案，在复用总线的写地址阶段，将DSP的地址总线与复用总线连接，在复用总线的读写数据阶段，将DSP的数据总线与复用总线连接；这样就实现了，在DSP的一个读写周期内，在建立阶段，将地址信号写入复用总线，在激活和保持阶段，进行数据交互，DSP在一个读写周期内完成对复用总线的操作。

主权项

一种哈佛结构总线与复用总线的接口转换电路，其特征在于包括：包括第一缓冲器BF1、第二缓冲器BF2、第一与门AG1、第二与门AG2、第三与门AG3、第四与门AG4、第五与门AG5、第一非门NG1、第二非门NG2、第三非门NG3、第四非门NG4、第一或门OG1、第二或门OG2、第一三态缓冲器TSB1、第二三态缓冲器TSB2、第三三态缓冲器TSB3、第四三态缓冲器TSB4和数据选择器MUX；DSP的读信号cpu_rd输入到第一缓冲器BF1的输入端，第一缓冲器BF1的输出端作为复用总线的读信号can_rd输出；第一缓冲器BF1的输入端还与第一与门AG1的一个输入端连接在一起；DSP的写信号cpu_we输入到第二缓冲器BF2的输入端，第二缓冲器BF2的输出端作为复用总线的写信号can_wr输出；第二缓冲器BF2的输入端还与第一与门AG1的另一个输入端连接在一起；第一与门AG1的输出信号作为复用总线的片选信号can_cs并输出，同时，第一与门AG1的输出信号还作为第二与门AG2的一个输入信号；DSP外部存储空间的片选信号cpu_ce通过第一非门NG1反向后与第二与门AG2的另一个输入端连接在一起，第二与门AG2的输出信号连接数据选择器MUX的数据选择端，同时，第二与门AG2的输出信号还作为复用总线的地址锁存信号can_ale输出，第二与门AG2的输出信号通过第二非门NG2反向后连接到第三与门AG3的一个输入端；DSP的地址总线cpu_addr连接到数据选择器MUX的一个输入端，DSP的数据总线cpu_data通过第一三态缓冲器TSB1连接到数据选择器MUX的另一个输入端，数据选择器MUX的输出信号通过第三三态缓冲器TSB3之后连接复用总线can_data；复用总线can_data依次通过第四三态缓冲器TSB4和第二三态缓冲器TSB2连接到DSP的数据总线cpu_data；第一或门OG1的两个输入端分别连接DSP外部存储空间的片选信号cpu_ce和DSP的输出使能信号cpu_aoe，第一或门OG1的输出端连接到第一三态缓冲器TSB1的使能端，同时，第一或门OG1的输出端还通过第三非门NG3连接到第二三态缓冲器TSB2的使能端，第三非门NG3的输出端同时连接到第三与门AG3的一个输入端和第四与门AG4的一个输入端，第三与门AG3的输出端连接到第四三态缓冲器TSB4的使能端；第二与门AG2的输出信号作为第四与门AG4的一个输入信号，第四与门AG4的输出端连接到第二或门OG2的一个输入端；DSP的输出使能信号cpu_aoe连接到第五与门AG5的一个输入端，DSP外部存储空间的片选信号cpu_ce通过第四非门NG4之后连接到第五与门AG5的另一个输入端，第五与门AG5的输出端连接到第二或门OG2的另一个输入端；第二或门OG2的输出端连接到第三三态缓冲器TSB3的使能端。