[实用新型]具有迟滞功能的时间数字转换电路

摘要

本实用新型提供了一种具有迟滞功能的时间数字转换电路，包括：延迟模块，对输入时钟信号进行延迟；其包括第一延迟线DLY1和第二延迟线DLY2；所述第一延迟线中每个延迟模块的延迟时间τ₁长于第二延迟线中每个延迟模块的延迟时间τ₂；以及一编码模块，包含一与门链、触发器以及迟滞链；所述输入时钟信号和经过第一延迟线DLY1延迟后的时钟信号经过与门相与，若所述与门输出高电平信号，则触发器锁存该高电平信号；同时，所述迟滞链将时钟信号的延迟时间由τ₁替换为τ₂。本实用新型提供了一种具有迟滞功能的时间数字转换电路，时间数字转换电路在进行相位比较时，具有了迟滞功能，提高了整体电路输出信号的稳定性。

主权项

一种具有迟滞功能的时间数字转换电路，其特征在于包括：延迟模块，对输入时钟信号进行延迟；其包括第一延迟线DLY1和第二延迟线DLY2；所述第一延迟线中每个延迟模块的延迟时间τ₁长于第二延迟线中每个延迟模块的延迟时间τ₂；以及一编码模块，包含一与门链、触发器以及迟滞链；所述输入时钟信号和经过第一延迟线DLY1延迟后的时钟信号经过与门相与，若所述与门输出高电平信号，则触发器锁存该高电平信号；同时，所述迟滞链将时钟信号的延迟时间由τ₁替换为τ₂。