[实用新型]一种基于数字频率合成器的防作弊压制系统有效
| 申请号： | 201520787729.8 | 申请日： | 2015-10-14 |
| 公开（公告）号： | CN205081796U | 公开（公告）日： | 2016-03-09 |
| 发明（设计）人： | 胡斯亮 | 申请（专利权）人： | 胡斯亮 |
| 主分类号： | H04K3/00 | 分类号： | H04K3/00 |
| 代理公司： | 武汉荆楚联合知识产权代理有限公司 42215 | 代理人： | 王健 |
| 地址： | 430064 湖北省武汉市*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于数字频率合成器的防作弊压制系统，包括ARM控制器（1），其特征在于：所述ARM控制器（1）的输入端与监测芯片（2）相连接，串口连接端（4）通过数据线与一个或多个信号源模块相连接，信号源模块包括电源模块（7）、FPGA模块（8）、控制器模块（9）、数字频率合成器（10）、音频AD采集模块（11）以及输出端（12），FPGA模块（8）的输出端与数字频率合成器（10）的输入端相连接，本实用新型通过射频接收机对一定频段内的信号进行接收，并通过粗扫与精扫两种方式快速精确的检测到作弊信号参数，然后产生相应频率的干扰信号，能够针对不同的作弊信号进行压制，对作弊信号具有很好的压制和干扰效果。 | ||
| 搜索关键词： | 一种 基于 数字 频率 合成器 作弊 压制 系统 | ||
【主权项】：
一种基于数字频率合成器的防作弊压制系统，包括ARM控制器（1），其特征在于：所述ARM控制器（1）的输入端与监测芯片（2）相连接，监测芯片（2）的输入端与接收天线（3）相连接，ARM控制器（1）上设置有串口连接端（4），串口连接端（4）通过数据线与一个或多个信号源模块相连接，信号源模块包括电源模块（7）、FPGA模块（8）、控制器模块（9）、数字频率合成器（10）、音频AD采集模块（11）以及输出端（12），FPGA模块（8）分别与控制器模块（9）和音频AD采集模块（11）相连接，音频AD采集模块（11）与音频接口（5）相连接，FPGA模块（8）的输出端与数字频率合成器（10）的输入端相连接，数字频率合成器（10）的外侧设置有信号输出端（12）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胡斯亮，未经胡斯亮许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520787729.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于硬件的MRP环网冗余处理装置
- 下一篇：一种光模块参数测试装置
