[实用新型]一种DPHY串行发送电路有效
| 申请号： | 201520834171.4 | 申请日： | 2015-10-26 |
| 公开（公告）号： | CN205068387U | 公开（公告）日： | 2016-03-02 |
| 发明（设计）人： | 姜志祥;张晓君 | 申请（专利权）人： | 豪威科技（上海）有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 余毅勤 |
| 地址： | 201210 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本实用新型提供了一种DPHY串行发送电路，包括：差分驱动器，其输入端与FPGA的差分信号输出端连接；平衡衰减电路，其输入端与差分驱动器的输出端连接；电平转换器，其输入端与FPGA的单端信号输出端连接；选择器，其差分信号输入端与平衡衰减电路的输出端连接，其单端信号输入端与电平转换器的输出端连接，其选择信号输入端与FPGA的选择信号输出端连接，其输出端与DPHY的输入端连接；以及电源，电源的输出端与差分驱动器的参考地端连接。采用分立元件实现了DPHY的串行发送，可以方便的利用FPGA代码来验证DPHY接收设备的鲁棒性，提高了验证的灵活性、全面性和可靠性。 | ||
| 搜索关键词： | 一种 dphy 串行 发送 电路 | ||
【主权项】：
一种DPHY串行发送电路，其特征在于，包括：一差分驱动器、一平衡衰减电路、一电平转换器、一选择器以及一电源；所述差分驱动器的输入端与一FPGA的差分信号输出端连接；所述平衡衰减电路的输入端与所述差分驱动器的输出端连接；所述电平转换器的输入端与所述FPGA的单端信号输出端连接；所述选择器的差分信号输入端与所述平衡衰减电路的输出端连接，所述选择器的单端信号输入端与所述电平转换器的输出端连接，所述选择器的选择信号输入端与所述FPGA的选择信号输出端连接，所述选择器的输出端与一DPHY的输入端连接；所述电源的输出端与所述差分驱动器的参考地端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于豪威科技（上海）有限公司，未经豪威科技（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520834171.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种数据保全装置
- 下一篇：执法仪扩展接口及与之相适配的执法仪扩展接头
