[实用新型]集成电路和n型器件有效

专利信息
申请号: 201520954089.5 申请日: 2015-11-25
公开(公告)号: CN205542779U 公开(公告)日: 2016-08-31
发明(设计)人: N·卢贝;P·莫林;Y·米尼奥 申请(专利权)人: 意法半导体公司
主分类号: H01L27/092 分类号: H01L27/092;H01L21/8238;H01L29/78;H01L29/06
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;吕世磊
地址: 美国得*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开的实施方式涉及集成电路和n型器件。在此披露了其中的邻近的pFET和nFET的应变特性是独立可调的集成电路。这些pFET包括在硅衬底上的压缩性应变SiGe,而这些nFET包括在应变弛豫的SiGe衬底上的拉伸性应变硅。通过镶嵌工艺形成的多个电绝缘区将邻近的n型鳍式FET和p型鳍式FET分离。在这些绝缘区形成过程中,允许支撑这些n型器件的该SiGe衬底弹性地弛豫,由此限制在该SiGe衬底的晶格中形成缺陷。
搜索关键词: 集成电路 器件
【主权项】:
一种集成电路,其特征在于,包括:硅衬底;在所述硅衬底上的压缩性SiGe有源层;p型鳍式FET,所述p型鳍式FET在所述压缩性SiGe有源层中形成;应变弛豫的SiGe区,所述应变弛豫的SiGe区镶入所述硅衬底中;拉伸性硅有源层,所述拉伸性硅有源层在所述应变弛豫的SiGe区上并且邻近所述压缩性SiGe有源层;n型鳍式FET,所述n型鳍式FET在所述拉伸性硅有源层中形成;以及多个电绝缘区,所述多个电绝缘区定位在所述p型鳍式FET和所述n型鳍式FET之间并且定位在所述应变弛豫的SiGe区和所述硅衬底之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体公司,未经意法半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201520954089.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top