[实用新型]一种数据处理器有效
申请号: | 201521055304.4 | 申请日: | 2015-12-18 |
公开(公告)号: | CN205430271U | 公开(公告)日: | 2016-08-03 |
发明(设计)人: | 王玮;徐洪洲;刘秀芳 | 申请(专利权)人: | 王玮;徐洪洲;刘秀芳 |
主分类号: | H04L12/02 | 分类号: | H04L12/02;H04L29/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 116000 辽宁省大连*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种数据处理器,包括CPU处理单元、进程调度芯片、预处理单元和接口单元,所述CPU处理单元包括多个嵌入设置的CPU,预处理单元设置有多个FPGA,接口单元包括SMT-1接口、RJ-45接口、SC光纤接口和FDDI接口,各个嵌入设置的CPU通过电路与进程调度芯片后端连接,所述FPGA包括区分电路、逻辑处理模块、外部协议处理器和汇总电路,逻辑处理模块和外部协议处理器的前端均与区分电路后端连接,逻辑处理模块和外部协议处理器的后端均与汇总电路前端连接,各个接口后端与对应的区分电路前端连接,各个汇总电路与进程调度芯片前端对应位置连接,本实用新型结构简单,设备体积小,灵活性强,解决了FPGA处理业务数据的瓶颈问题,能够实现高效的数据处理能力。 | ||
搜索关键词: | 一种 数据 处理器 | ||
【主权项】:
一种数据处理器,包括CPU处理单元、进程调度芯片、预处理单元和接口单元,其特征在于,所述CPU处理单元包括多个嵌入设置的CPU,预处理单元设置有多个FPGA,接口单元包括SMT‑1接口、RJ‑45接口、SC光纤接口和FDDI接口,各个嵌入设置的CPU通过电路与进程调度芯片后端连接,所述FPGA包括区分电路、逻辑处理模块、外部协议处理器和汇总电路,逻辑处理模块和外部协议处理器的前端均与区分电路后端连接,逻辑处理模块和外部协议处理器的后端均与汇总电路前端连接,各个接口后端与对应的区分电路前端连接,各个汇总电路与进程调度芯片前端对应位置连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于王玮;徐洪洲;刘秀芳,未经王玮;徐洪洲;刘秀芳许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201521055304.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种具有报警功能的网络服务器
- 下一篇:一种带有导电衬垫结构的光模块
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置