[发明专利]半导体装置

摘要

元件活性区(1)的漂移部是将第一n型区(12a)与第一p型区(12b)以重复节距(P1)交替重复地接合而成的第一个并列pn结构(12)，且漂移部的周围是包括第二个并列pn结构(22)的元件周边部(2)。在设置于半导体芯片的正面上的栅极焊垫(37)的正下方，p型阱区(13c)设置于芯片正面侧的表面层。p型阱区(13c)的下方是接连第一个并列pn结构(12)并且以比重复节距(P1)窄的重复节距(P3)将第三n^‑型区(32a)与第三p^‑型区(32b)交替重复地接合而成的第三个并列pn结构(32)。在p型阱区(13c)与第三个并列pn结构(32)之间设置有n^‑‑型表面区域(32c)，p型阱区(13c)与第三个并列pn结构(32)分隔。

主权项

1.一种半导体装置，具有：存在于基板的第一主面侧且主动或被动地流通电流的活性部；导电连接到所述活性部的第一电极；存在于所述基板的第二主面侧的第一导电型的低电阻层；导电连接到所述低电阻层的第二电极；以及位于所述活性部与所述低电阻层之间，在导通状态下漂移电流沿纵向流通并且在截止状态下耗尽化的纵形漂移部，所述纵形漂移部具有沿所述基板的厚度方向取向的第一个纵形第一导电型区与沿所述基板的厚度方向取向的第一个纵形第二导电型区以第一重复节距交替反复地接合而成第一并列pn结构，其特征在于，所述半导体装置具备：导通/截止控制用的第三电极，隔着绝缘膜设置在被所述活性部包围的非活性部的所述第一主面上；以及第二导电型的阱区，设置于所述基板的位于所述第三电极的正下方的所述第一主面侧的表面层，且电连接到所述第一电极，所述阱区与所述低电阻层之间是接连所述第一并列pn结构而设置且在与所述第一并列pn结构的边界中与第一个纵形第一导电型区接触的第二并列pn结构，所述第二并列pn结构是将沿所述基板的厚度方向取向的第二个纵形第一导电型区与沿所述基板的厚度方向取向的第二个纵形第二导电型区以比所述第一重复节距窄的第二重复节距交替反复地接合而成，通过在所述阱区与所述第二并列pn结构之间设置的第一个第一导电型半导体区，使所述阱区与所述第二并列pn结构分隔。