[发明专利]写辅助SRAM电路及操作方法在审
申请号: | 201580011001.9 | 申请日: | 2015-09-25 |
公开(公告)号: | CN106062878A | 公开(公告)日: | 2016-10-26 |
发明(设计)人: | H·栾;B·贝特曼;V·阿克赛尔拉德;C·程;C·谢瓦利尔 | 申请(专利权)人: | 克劳帕斯科技有限公司 |
主分类号: | G11C11/00 | 分类号: | G11C11/00;G11C11/411;G11C11/419;G11C11/34;G11C7/12 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 王英;陈松涛 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 说明了用于SRAM集成电路的基于晶闸管的两晶体管存储器单元连同操作方法。存储器单元可以在MOS与双极型选择晶体管的不同组合中或者在没有选择晶体管的情况下实施,晶闸管在具有浅槽隔离的半导体衬底中。标准CMOS工艺技术可以用于制造该SRAM。 | ||
搜索关键词: | 辅助 sram 电路 操作方法 | ||
【主权项】:
在具有由多条位线和字线互连的存储器单元的阵列的集成电路中,每一个存储器单元都包括:至少一个晶闸管,所述至少一个晶闸管具有第一半导体端子区和第二半导体端子区以及第一中间半导体区和第二中间半导体区,所述第一端子区连接到位线或字线,并且所述第二端子区连接到所述字线或所述位线,第一中间区邻接所述第一端子区,并且所述第二中间区邻接所述第一中间区和所述第二端子区,所述端子区和所述中间区具有交替的极性;MOSFET晶体管,所述MOSFET晶体管具有:连接到控制线的栅极端子;连接到所述晶闸管的第一端子区或者是所述晶闸管的第一端子区的部分的第一源极/漏极区;和连接到与所述晶闸管的第一端子区不邻接的中间区或者是与所述晶闸管的第一端子区不邻接的所述中间区的部分的第二源极/漏极区;其中,所述MOSFET晶体管提供电路径,用于对所述晶闸管区进行充电和放电,以加快所述存储器单元的写操作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于克劳帕斯科技有限公司,未经克劳帕斯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201580011001.9/,转载请声明来源钻瓜专利网。