[发明专利]体/SOI混合衬底上的嵌入式存储器器件及制造其的方法

摘要

半导体器件具有带有第一区域(20)和第二区域(22)的硅衬底，所述第一区域（20）包括掩埋的绝缘层(10b)，其在所述绝缘层上方和下方具有硅；在所述第二区域（22）中，所述衬底没有设置在任何硅下方的掩埋的绝缘体。逻辑MOS器件(62)形成于在所述绝缘层上方的所述硅(10c)中的所述第一区域中。存储器单元(49)形成于所述第二区域中，所述第二区域包括形成于所述衬底中并且将沟道区(47)限定在其间的间隔开的第二源极区和第二漏极区(42,48)，设置在所述沟道区的第一部分上方并且与其绝缘的浮栅(34)，以及设置在所述沟道区的第二部分上方并且与其绝缘的选择栅(44)。

主权项

一种半导体器件，包括：具有第一区域和第二区域的硅衬底，在所述第一区域中，所述衬底包括掩埋的绝缘层，其在所述绝缘层上方和下方具有硅；在所述第二区域中，所述衬底没有设置在任何硅下方的掩埋的绝缘体；形成于所述第一区域中的逻辑器件，其中所述逻辑器件中的每个包括：形成于在所述绝缘层上方的所述硅中的间隔开的源极区和漏极区，以及形成于在所述绝缘层上方并且在所述源极区和所述漏极区之间的所述硅的一部分上方并且与其绝缘的导电栅极；形成于所述第二区域中的存储器单元，其中所述存储器单元中的每个包括：间隔开的第二源极区和第二漏极区，其形成于所述衬底中并限定介于所述第二源极区和所述第二漏极区之间的沟道区，设置于所述沟道区的第一部分上方并且与其绝缘的浮栅，以及设置于所述沟道区的第二部分上方并且与其绝缘的选择栅。