[发明专利]用于制造适于制造SOI衬底的半导体晶片的方法以及由此获得的SOI衬底晶片有效
| 申请号： | 201580017818.7 | 申请日： | 2015-03-27 |
| 公开（公告）号： | CN106170846B | 公开（公告）日： | 2021-08-10 |
| 发明（设计）人： | D·迪塔特;H·若恩 | 申请（专利权）人： | 意法半导体有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于制造适于制造SOI衬底的半导体晶片的方法，包括以下步骤：‑在半导体载体(1)的顶侧(2)上制造多晶半导体的第一层(4)；然后，‑在所述第一层(4)的顶侧(7)上形成界面区域(12)，所述界面区域(12)具有与所述第一层(4)的晶体结构不同的晶体结构；然后，‑在所述界面区域(12)上制造多晶半导体的第二层(14)。 | ||
| 搜索关键词： | 用于 制造 适于 soi 衬底 半导体 晶片 方法 以及 由此 获得 | ||
【主权项】：
一种用于制造绝缘体上硅衬底的方法，包括制造载体衬底和制造半导体膜(40)，所述半导体膜(40)位于埋置绝缘层(36)的顶部上，所述埋置绝缘层(36)本身位于所述载体衬底(1、4、12、14)的顶部上，其中所述载体衬底的制造包括在半导体载体(1)的一侧(2)上制造位于所述半导体载体和所述埋置绝缘层之间并且包括至少一个初始结构(4、12、14)的堆叠，所述初始结构的制造依次包括以下步骤：‑在所述半导体载体(1)的所述侧(2)上制造多晶半导体的第一层(4)；‑在所述第一层(4)的顶侧(7)上形成界面区域(12)，所述界面区域(12)具有不同于所述第一层(4)的晶体结构的结构；以及‑在所述界面区域(12)上制造多晶半导体的第二层(14)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体有限公司，未经意法半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580017818.7/，转载请声明来源钻瓜专利网。
- 上一篇：处理发生于制程设备的废气的等离子体反应器
- 下一篇：半导体晶片的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
