[发明专利]非易失性半导体存储装置

摘要

本发明提供一种非易失性半导体存储装置，在存储单元(1a)中，第一深阱(DW1)和第二深阱(DW2)不受相互约束，能够对第一深阱和第二深阱分别施加第一阱(W1)的电容晶体管(3a、3b)、或第二阱(W2)的写入晶体管(4a、4b)的动作所需的电压。由此，在存储单元中，能够将第一深阱和第一阱之间的电压差、或第二深阱和第二阱之间的电压差变为小于发生隧道效应的电压差(18V)，因此能够使第一深阱和第一阱之间的结电压、或第二深阱和第二阱之间的结电压变小，从而能够混载在电路结构被微细化且结耐压较低的电路元件上。

主权项

1.一种非易失性半导体存储装置，其特征在于，该装置包括：存储元件，所述存储元件包括：电容晶体管，用以调整浮栅的电压；电荷注入晶体管，通过与由所述电容晶体管调整的所述浮栅电压之间的电压差，将电荷注入到所述浮栅内；电荷抽出晶体管，通过与由所述电容晶体管调整的所述浮栅电压之间的电压差，将电荷从所述浮栅内抽出；读取晶体管，根据所述浮栅内电荷的有无情况进行导通或截止动作，且在所述电容晶体管、所述电荷注入晶体管、所述电荷抽出晶体管和所述读取晶体管中共用所述浮栅；所述存储元件包括：第一导电型的第一阱，其中形成有所述电容晶体管；所述第一导电型的第二阱，其中形成有所述电荷注入晶体管和所述电荷抽出晶体管中的任一晶体管；第二导电型的第三阱，其中形成有所述电荷注入晶体管和所述电荷抽出晶体管中剩下的另一晶体管；第一深阱，由所述第二导电型构成，且在所述第一阱的形成区域形成三层阱结构；第二深阱，由所述第二导电型构成，其与所述第三阱相接，且在所述第二阱的形成区域形成三层阱结构；其中，所述第一深阱和所述第二深阱被电性分离，能够将与施加到所述第一深阱上的电压不同的电压施加到所述第二深阱上。