[发明专利]使用不具有SFENCE的优化的PIO写入序列来发送分组有效

专利信息
申请号: 201580028295.6 申请日: 2015-06-05
公开(公告)号: CN106415515B 公开(公告)日: 2019-06-25
发明(设计)人: M·德伯格;Y·M·穆莎 申请(专利权)人: 英特尔公司
主分类号: G06F13/38 分类号: G06F13/38
代理公司: 上海专利商标事务所有限公司 31100 代理人: 黄嵩泉
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 用于使用不具有sfence的优化的PIO写入序列来发送分组的方法和装置。在支持乱序执行的处理器处接收用于将分组数据写入经编程的输入/输出(PIO)发送存储器的PIO写入指令的序列。以原始的顺序接收且乱序地执行PIO写入指令,每一条PIO写入指令将数据的存储单元写入存储缓冲器或将数据的存储块写入存储缓冲器。为存储缓冲器提供逻辑以检测存储块何时被填充,从而导致在那些存储块中的数据经由PCIe投递的写入而耗尽,所述PCIe投递的写入被写入由PIO写入指令定义的地址处的PIO发送存储器中的发送块。采用逻辑以检测分组的填充尺寸并检测分组的发送块何时已被填充,从而使分组数据能够有资格流出。
搜索关键词: 使用 具有 sfence 优化 pio 写入 序列 发送 分组
【主权项】:
1.一种方法,包括:接收经编程的输入/输出PIO写入指令的序列,所述PIO写入指令用于将存储在存储器中的相应分组的分组数据写入到网络适配器上的PIO发送存储器;将所述PIO写入指令的序列作为支持乱序执行的处理器上的指令线程来执行,其中PIO写入指令的执行使数据被写入到存储缓冲器中的存储单元,所述存储单元成组为包括存储单元行的存储块,其中,所述PIO写入指令的部分被乱序地执行,从而导致在所述存储块被填充之前,数据被写入到不同存储块中的存储单元;检测存储块何时被填充;以及响应于检测到存储块被填充,经由对所述PIO发送存储器中的缓冲器的投递的写入来使所述存储块中的数据耗尽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201580028295.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top