[发明专利]阴影掩模张紧方法和设备有效
| 申请号： | 201580035532.1 | 申请日： | 2015-04-17 |
| 公开（公告）号： | CN106575603B | 公开（公告）日： | 2019-03-15 |
| 发明（设计）人： | 布莱恩·阿瑟·布奇 | 申请（专利权）人： | 阿德文泰克全球有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L51/56 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 顾红霞;顾欣 |
| 地址： | 英属维尔京*** | 国省代码： | 维尔京群岛;VG |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在阴影掩模张紧系统和方法中，将具有第二组对准特征件的对象定位在具有第一组对准特征件的阴影掩模的一侧上，使得所述对象和所述阴影掩模能够彼此独立地移动，并且所述第一组对准特征件与所述第二组对准特征件未最终对准。然后，将张力施加到阴影掩模上，以使第一组对准特征件与第二组对准特征件最终对准。所述阴影掩模的对准特征件可包括所述阴影掩模的至少一个沉积孔。 | ||
| 搜索关键词： | 阴影 掩模张紧 方法 设备 | ||
【主权项】：
1.一种阴影掩模张紧方法，包括：(a)将阴影掩模框架和锚框架以在二者之间限定间隙的间隔关系进行定位；(b)将具有至少一个第一对准特征件的阴影掩模定位在所述阴影掩模框架和所述锚框架上，所述阴影掩模的一部分延伸跨过所述间隙；(c)将所述阴影掩模固接到所述锚框架；(d)将包括至少一个第二对准特征件的对象定位在所述阴影掩模的与所述锚框架相反的一侧上，所述第二对准特征件与所述第一对准特征件未最终对准；(e)接在步骤(a)至步骤(d)之后，通过将所述阴影掩模的所述一部分压迫到所述间隙内来张紧所述阴影掩模，从而使所述第一对准特征件与所述第二对准特征件对准，其中，张紧所述阴影掩模包括在所述阴影掩模的所述一部分的多个间隔开的位置处调节张力；以及(f)接在步骤(e)之后，将所述阴影掩模固接到所述阴影掩模框架。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿德文泰克全球有限公司，未经阿德文泰克全球有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580035532.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
