[发明专利]基准电压生成电路以及半导体装置有效
| 申请号： | 201580040334.4 | 申请日： | 2015-12-24 |
| 公开（公告）号： | CN106575131B | 公开（公告）日： | 2019-08-09 |
| 发明（设计）人： | 张艳争 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | G05F3/24 | 分类号： | G05F3/24;H02M3/07;H03F3/70;H03K19/0185 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 周全 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的在于降低内部地线的电位变动，防止电路误动作。本发明的基准电压生成电路(1)具备分压电路(1a)、晶体管(M1)以及电容器(C1)。分压电路(1a)将电源电压(VCC)分压成规定电平，生成规定电压(Va)。晶体管(M1)的栅极施加有规定电压(Va)，将规定电压(Va)加上自身的阈值电压(Vth)所得电压作为基准电压(Vref)，从漏极输出。电容器(C1)对晶体管(M1)的栅极和源极进行旁路。此外，电容器(C1)的一端连接到晶体管(M1)的栅极，电容器(C1)的另一端连接到晶体管(M1)的源极及地线。进而，晶体管(M1)的漏极和输出电荷的电荷输出源(2a)相连接。 | ||
| 搜索关键词： | 基准 电压 生成 电路 以及 半导体 装置 | ||
【主权项】：
1.一种基准电压生成电路，其特征在于，具备：分压电路，其对电源电压进行分压，生成规定电压；PMOS晶体管，其栅极上施加有所述规定电压，将所述规定电压加上自身的阈值电压所得到的电压作为基准电压，从源极输出；以及电容器，其对所述PMOS晶体管的栅极和漏极进行旁路；所述电容器的一端连接到所述PMOS晶体管的栅极以及所述分压电路的输出端，所述电容器的另一端连接到所述PMOS晶体管的漏极及地线，所述PMOS晶体管的源极和电荷输出源相连接，所述电荷输出源基于振荡动作而输出电荷，所述电容器经由位于所述PMOS晶体管的栅极与源极之间的寄生电容，将存储于所述PMOS晶体管的栅极中的所述电荷释放到所述地线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580040334.4/，转载请声明来源钻瓜专利网。
