[发明专利]半导体集成电路有效
| 申请号： | 201580040953.3 | 申请日： | 2015-12-28 |
| 公开（公告）号： | CN106663658B | 公开（公告）日： | 2020-01-10 |
| 发明（设计）人： | 菅野博;澄田仁志;山路将晴 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/76;H01L21/822;H01L27/04;H01L27/08;H01L27/092 |
| 代理公司： | 11277 北京林达刘知识产权代理事务所(普通合伙) | 代理人： | 刘新宇 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实现半导体集成电路的可靠性提高。半导体集成电路(40)具备：第一导电型的半导体层(1c)，其隔着绝缘层(1b)设置于支承基板(1a)上；第二导电型的第一阱区(2)，其设置于半导体层(1c)的上部，且与绝缘层(1b)相离；第一导电型的第二阱区(3)，其设置于第一阱区(2)的上部；以及第一导电型的分离区(5)，其以包围第一阱区(2)的方式设置于半导体层(1c)的上部，且与第一阱区(2)及绝缘层(1b)相离。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1.一种半导体集成电路，其特征在于，具备：/n第一导电型的支承基板，其下表面被施加基准电位；/n绝缘层，其设置于所述支承基板上；/n第一导电型的半导体层，其隔着所述绝缘层设置于所述支承基板上；/n第二导电型的第一阱区，其设置于所述半导体层的上部，且与所述绝缘层相离；/n第一导电型的第二阱区，其设置于所述第一阱区的上部；以及/n第一导电型的分离区，其以包围所述第一阱区的方式设置于所述半导体层的上部，且与所述第一阱区及所述绝缘层相离，/n所述半导体层具有使所述第一阱区及所述分离区与所述绝缘层相离的厚度，/n所述第一阱区与所述绝缘层之间的距离为80μm以上。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580040953.3/，转载请声明来源钻瓜专利网。
- 上一篇：使用比例式热流体输送系统的基板载具
- 下一篇：半导体装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
