[发明专利]位置乱处理器、方法、系统和指令在审
| 申请号： | 201580045412.X | 申请日： | 2015-09-04 |
| 公开（公告）号： | CN106575217A | 公开（公告）日： | 2017-04-19 |
| 发明（设计）人： | R.埃斯帕萨;G.索尔;D.吉伦凡多斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司72001 | 代理人： | 张健,杜荔南 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 处理器包括紧缩数据寄存器以及对指令进行解码的解码单元。指令指示具有至少一个位通道的第一源操作数和具有数个子通道大小的位选择元素的第二源紧缩数据操作数。运行单元与紧缩数据寄存器和解码单元耦合。运行单元响应于指令将结果操作数存储在目的地存储位置中。结果操作数包括针对所述数个子通道大小的位选择元素中的每一个的不同对应位。对应于子通道大小的位选择元素的结果操作数的每一位的值是第一源操作数的所述至少一个位通道中由对应子通道大小的位选择元素指示的对应位通道的位的值。 | ||
| 搜索关键词： | 位置 处理器 方法 系统 指令 | ||
【主权项】：
一种处理器，包括：多个紧缩数据寄存器；解码单元，对指令进行解码，指令指示要具有至少一个位通道的第一源操作数，并且指令指示要具有数个子通道大小的位选择元素的第二源紧缩数据操作数；以及与紧缩数据寄存器和解码单元耦合的运行单元，运行单元响应于指令将结果操作数存储在要由指令指示的目的地存储位置中，结果操作数包括针对所述数个子通道大小的位选择元素中的每一个的不同对应位，对应于子通道大小的位选择元素的结果操作数的每一位的值是第一源操作数的所述至少一个位通道中由对应子通道大小的位选择元素指示的对应位通道的位的值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580045412.X/，转载请声明来源钻瓜专利网。
- 上一篇：发票信息传递生成方法及其系统
- 下一篇：一种数据传输方法、安防集成平台及系统
