[发明专利]位组交织处理器、方法、系统及指令在审
| 申请号： | 201580045527.9 | 申请日： | 2015-09-04 |
| 公开（公告）号： | CN106605206A | 公开（公告）日： | 2017-04-26 |
| 发明（设计）人： | R·艾斯帕萨;D·吉伦范道思;G·索尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 张欣 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器中的方法包括接收指示具有第一多个数据元素(各自具有多个位组)的第一源紧缩数据操作数、并指示具有第二多个数据元素(各自具有多个位组)的第二源紧缩数据操作数的指令。第一多个数据元素中的每个数据元素对应于第二多个数据元素在对应位置中的不同的数据元素。该第一多个中的每个数据元素中的每个位组对应于该第二多个中的对应数据元素中的对应位置中的不同的位组。响应于指令，将结果紧缩数据操作数存储在目的地存储位置中。结果紧缩数据操作数包括与第二源操作数的每隔一个的对应的位组交织的第一源紧缩数据操作数的每隔一个的位组。 | ||
| 搜索关键词： | 交织 处理器 方法 系统 指令 | ||
【主权项】：
一种处理器，包括：多个紧缩数据寄存器；解码单元，用于解码指令，所述指令指示具有第一多个数据元素的第一源紧缩数据操作数，所述第一多个数据元素各自具有多个位组，且所述指令指示具有第二多个数据元素的第二源紧缩数据操作数，所述第二多个数据元素各自具有多个位组，所述第一多个数据元素中的每个数据元素对应于所述第二多个数据元素在对应位置中的不同的数据元素，所述第一多个数据元素中的每个数据元素中的每个位组对应于所述第二多个数据元素中的对应数据元素中的对应位置中的不同的位组；以及执行单元，所述执行单元与所述多个所述紧缩数据寄存器以及所述解码单元耦合，响应于所述指令，所述执行单元将结果紧缩数据操作数存储在由所述指令指示的目的地存储位置中，所述结果紧缩数据操作数包括与所述第二源紧缩数据操作数中的每隔一个的对应位组交织的所述第一源紧缩数据操作数的每隔一个的位组。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580045527.9/，转载请声明来源钻瓜专利网。
