[发明专利]时钟选通触发器有效
| 申请号： | 201580045543.8 | 申请日： | 2015-08-18 |
| 公开（公告）号： | CN106796813B | 公开（公告）日： | 2020-01-10 |
| 发明（设计）人： | G·保罗 | 申请（专利权）人： | 马维尔国际贸易有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 张维;董典红 |
| 地址： | 巴巴多斯*** | 国省代码： | 巴巴多斯;BB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的多个方面提供数据存储电路(100,110)。该电路包括第一锁存器(120)、第二锁存器(130)以及时钟选通和缓冲电路(140)。该第一锁存器被配置为在时钟信号处于第一状态时响应于数据输入向该第二锁存器提供中间输出，并且在该时钟信号处于第二状态时保持该中间输出，并且该第二锁存器被配置为响应于该中间输出和时钟信号而提供数据输出。该时钟选通和缓冲电路被配置为提供时钟信号并且在该中间输出保持不变时抑制向该第一锁存器和第二锁存器之一或二者提供时钟信号。 | ||
| 搜索关键词： | 时钟 触发器 | ||
【主权项】：
1.一种数据存储电路，包括：/n第一锁存器和第二锁存器，所述第一锁存器被配置为在时钟信号处于第一状态时响应于数据输入向所述第二锁存器提供中间输出，并且在所述时钟信号处于与所述第一状态不同的第二状态时保持所述中间输出，并且所述第二锁存器被配置为响应于所述中间输出和所述时钟信号而提供数据输出；和/n时钟选通和缓冲电路，被配置为使所述时钟信号反相以生成第一时钟信号，使所述第一时钟信号反相以生成第二时钟信号，向所述第一锁存器和所述第二锁存器二者提供所述第一时钟信号和所述第二时钟信号，并且在所述中间输出保持不变时抑制向所述第一锁存器和所述第二锁存器之一或二者提供所述第一时钟信号和所述第二时钟信号。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于马维尔国际贸易有限公司，未经马维尔国际贸易有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580045543.8/，转载请声明来源钻瓜专利网。
- 上一篇：伪双端口存储器和用于操作该存储器的方法
- 下一篇：存储电路
