[发明专利]用于改善最小工作供电电压的寄存器组电路和方法有效
| 申请号： | 201580047910.8 | 申请日： | 2015-08-04 |
| 公开（公告）号： | CN106716541B | 公开（公告）日： | 2021-06-04 |
| 发明（设计）人： | 法蓝柯斯·伊伯拉辛·艾塔拉;郑志勋;凯斯·艾伦·柏曼;埃米·素提希尔·库尔卡尼;杰森·菲利浦·马尔兹洛夫;乔舒亚·兰斯·帕克特 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419;G11C5/14 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈炜 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据本发明的一些实例，一种寄存器组电路可包含存储器单元、头端晶体管电路和驱动电路。所述头端晶体管电路可包含与所述存储器单元的PFET串联的一或多个PFET头端，其中使用来自所述驱动电路的脉冲写入信号控制正被写入的行的所述PFET头端的栅极。在本发明的一些实例中，头端晶体管电路可包含NFET下拉和箝位NFET，所述NFET下拉插入在虚拟vdd与接地之间以使虚拟vdd节点放电，从而在写入操作期间减小争用，所述箝位NFET与所述PFET头端并联以将所述虚拟vdd节点箝位到略微地低于所述存储器单元中的上拉PFET的阈值电压，以确保所述上拉PFET几乎不关断并防止所述虚拟vdd节点始终放电到接地。 | ||
| 搜索关键词： | 用于 改善 最小 工作 供电 电压 寄存器 电路 方法 | ||
【主权项】：
一种寄存器组电路，其包括：存储器单元，其耦合到虚拟供电电压和写入字线；第一头端PFET，其具有栅极、源极和漏极，其中所述头端PFET源极耦合到系统供电电压，所述头端PFET栅极耦合到驱动电路，且所述头端PFET漏极耦合到所述虚拟供电电压；第一头端NFET，其具有栅极、源极和漏极，其中所述第一头端NFET漏极耦合到所述虚拟供电电压，所述第一头端NFET栅极耦合到所述驱动电路，且所述第一头端NFET源极耦合到接地；以及第二头端NFET，其具有栅极、源极和漏极，其中所述第二头端NFET漏极耦合到所述系统供电电压，所述第二头端NFET栅极耦合到所述驱动电路，且所述第二头端NFET源极耦合到所述虚拟供电电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580047910.8/，转载请声明来源钻瓜专利网。
