[发明专利]具有内建流控制的无时钟双数据率链路在审
| 申请号： | 201580052786.4 | 申请日： | 2015-09-25 |
| 公开（公告）号： | CN106796568A | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | L·J·米什拉;R·D·韦斯特费尔特;J·L·帕尼安 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 周敏,陈炜 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种双数据率接口，其包括发射机驱动耦合至接收机的接收引脚的发射引脚。该接收机使用获取时钟的循环来驱动其接收引脚。该发射机通过在发射引脚上向接收机传送比特来响应每个获取时钟边沿。 | ||
| 搜索关键词： | 具有 内建流 控制 时钟 双数 据率链路 | ||
【主权项】：
一种用于集成电路的双数据率接口，包括：发射引脚；第一存储器，其被配置成存储在所述发射引脚上接收到的第一获取时钟转变，其中所述第一获取时钟转变对应于多个第一数据比特，并且其中所述第一存储器被进一步配置成将每个第一获取时钟转变存储为二进制状态；以及第一定时和控制电路，其被配置成响应于所述发射引脚上对应第一获取时钟转变的接收而在所述发射引脚上驱动每个第一数据比特，其中所述第一定时和控制电路被进一步配置成响应于存储在所述存储器中的所述对应第一获取时钟转变的二进制状态而恢复所述发射引脚的电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580052786.4/，转载请声明来源钻瓜专利网。
