[发明专利]包括实现指令集架构不同部分的多个不同处理器内核的处理器

摘要

在一个实施方案中，集成电路可包括一个或多个处理器。每个处理器可包括多个处理器内核，并且每个内核具有不同的设计/实施和性能水平。例如，一个内核可针对高性能而被实现，并且另一个内核可以较低最大性能来实现，但可针对效率最优化。另外，在一些实施方案中，由处理器所实现的指令集架构的一些特征可在构成处理器的内核中的唯一一个内核中实现。如果在不同的内核活动时此类特征由代码序列调用，则处理器可使内核交换至实现该特征的内核。另选地，可获取异常并执行异常处理程序，以识别特征并激活对应的内核。

主权项

1.一种处理器装置，包括：多个处理器内核，其中：所述处理器内核实现由所述处理器装置所采用的指令集架构的至少一部分；所述指令集架构的至少第一特征在所述多个处理器内核中的第一处理器内核中未实现；所述第一特征在所述多个处理器内核中的第二处理器内核中实现；并且除了在所述多个处理器内核中的两个处理器内核之间的上下文切换期间之外，在给定时间点所述多个处理器内核中的最多一个处理器内核为活动的；和耦接至所述多个处理器内核的处理器电源管理器，其中所述处理器电源管理器能够利用多个处理器状态进行编程，其中所述多个处理器状态中的每个处理器状态映射到所述多个处理器内核中的一个处理器内核，并且其中所述处理器电源管理器被配置为：检测所述处理器电源管理器已被编程为使映射到所述第二处理器内核的当前处理器状态改变为映射到所述第一处理器内核的所请求的处理器状态；响应于所述处理器电源管理器被编程为从所述当前处理器状态改变为所请求的处理器状态并且进一步响应于没有检测到在所述第一处理器内核中执行的代码使用所述第一特征，使得改变到所请求的处理器状态并且将处理器上下文从所述第二处理器内核传输到所请求的处理器状态映射到的所述第一处理器内核，其中所述第一处理器内核被配置为响应于所述传输而继续执行所述代码；并且响应于所述代码使用所述第一特征而阻止改变到所请求的电源状态并且阻止到所述第一处理器内核的所述传输并继续利用所述第二处理器内核来执行，其中所述指令集架构指定第一操作数类型的多个操作数大小，并且所述第一特征包括所述多个操作数大小中的第一操作数大小，并且其中所述多个操作数大小中的最大操作数大小为由所述第一处理器内核实现的唯一操作数大小。