[发明专利]用于GE NMOS的低肖特基势垒触点结构有效
| 申请号： | 201580084789.6 | 申请日： | 2015-12-24 |
| 公开（公告）号： | CN108292687B | 公开（公告）日： | 2022-04-26 |
| 发明（设计）人： | W·拉赫马迪;M·V·梅茨;B·舒-金;V·H·勒;G·杜威;A·阿格拉瓦尔;J·T·卡瓦列罗斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/872 | 分类号： | H01L29/872 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 林金朝;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种装置，包括衬底；衬底上的晶体管器件，所述晶体管器件包括沟道和设置在沟道之间的源极和漏极；耦合到源极的源极触点和耦合到漏极的漏极触点；并且源极和漏极各自包括合成物，合成物包括在与沟道的接合界面处的大于在与源极触点的结处的锗浓度的锗浓度。一种方法，包括在衬底上限定用于晶体管器件的区域；形成源极和漏极，各自包括与沟道的接合界面；以及形成到源极和漏极中的一个的触点，其中，源极和漏极中的每一个的合成物包括在与沟道的接合界面处的大于在与触点的结处的浓度的锗浓度。 | ||
| 搜索关键词： | 用于 ge nmos 低肖特基势垒 触点 结构 | ||
【主权项】：
1.一种装置，包括：衬底；所述衬底上的晶体管器件，所述晶体管器件包括：设置在设置于沟道之间的源极和漏极之间的沟道；耦合到所述源极的源极触点和耦合到所述漏极的漏极触点；并且所述源极和所述漏极各自均包括合成物，所述合成物在与所述沟道的接合界面处所包括的锗浓度大于在与所述源极触点或所述漏极触点的结处的锗浓度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580084789.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
