[发明专利]独立式键盘扫描电路及编码电路

摘要

一种独立式键盘扫描电路及编码电路，由独立式键盘、第一移位寄存器、第二移位寄存器、状态码寄存器、编码器组成。所述扫描电路经由满足特定时序要求的扫描脉冲、第一移位脉冲、第二移位脉冲的控制，扫描单键操作、组合键操作及独立式键盘维持的状态，并转换成同一二进制长度的有效状态码和无效状态码，经过编码电路的编码器编码后输出与每一个有效状态码对应的有效键号或者是输出与所有无效状态码对应的无效键号；不同的单键操作、组合键操作及独立式键盘维持的状态仅体现在状态码的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态码与键号之间的对应关系更改编码器即可。所述发明电路不用编写和运行程序，工作可靠。 1

主权项

1.一种独立式键盘扫描电路及编码电路，其特征在于，由独立式键盘、第一移位寄存器、第二移位寄存器、状态码寄存器、编码器组成；

所述独立式键盘扫描电路及编码电路由扫描脉冲、第一移位脉冲、第二移位脉冲进行同步控制；

所述独立式键盘共有N个按键，设有N位键盘状态信号输出端；所述N位键盘状态信号为电平信号；

所述第一移位寄存器具有N位同步并行输入和串行输出功能；所述第二移位寄存器具有串行输入和2×N位并行输出功能；

所述第一移位寄存器的N位并行输入端连接至N位键盘状态信号输出端；第二移位寄存器的串行输入端连接至第一移位寄存器的串行输出端；第一移位寄存器的时钟脉冲输入端连接至第一移位脉冲，第二移位寄存器的移位脉冲输入端连接至第二移位脉冲，第一移位寄存器的并行输入控制端连接至扫描脉冲；

所述状态码寄存器为2×N位二进制寄存器；状态码寄存器中的2×N位数据输入端连接至第二移位寄存器的2×N位并行输出端；所述状态码寄存器的接收脉冲输入端连接至扫描脉冲；

所述编码器有2×N位编码输入端，所述2×N位编码输入端连接至状态码寄存器的2×N位数据输出端；

所述扫描脉冲、第一移位脉冲、第二移位脉冲的时序满足以下要求：

每1+N个第一移位脉冲为一个扫描周期；

一个扫描周期中，第1个第一移位脉冲周期期间，扫描脉冲为第一移位寄存器并行输入使能有效电平；

一个扫描周期中，第1个第一移位脉冲周期之后的N个第一移位脉冲周期期间，扫描脉冲为第一移位寄存器并行输入使能无效电平；

一个扫描周期中，第二移位脉冲有N个移位脉冲。

2.根据权利要求1所述的独立式键盘扫描电路及编码电路，其特征在于：所述扫描脉冲的周期为20～100ms。

3.根据权利要求1所述的独立式键盘扫描电路及编码电路，其特征在于：所述第一移位寄存器、第二移位寄存器的移位脉冲边沿有效；第二移位脉冲的N个移位脉冲的有效边沿时刻不迟于第一移位脉冲相应的N个移位脉冲的有效边沿时刻。

4.根据权利要求1所述的独立式键盘扫描电路及编码电路，其特征在于：所述第一移位寄存器的串行移位和并行输入预置均由第一移位脉冲控制，在第一移位脉冲的有效边沿实现串行移位或者并行输入预置。

5.根据权利要求1所述的独立式键盘扫描电路及编码电路，其特征在于：所述编码器为只读存储器。

6.根据权利要求1所述的独立式键盘扫描电路及编码电路，其特征在于：所述状态码寄存器的2×N位数据输出端输出2×N位的状态码；所述状态码由有效状态码和无效状态码组成；所述编码器输出的键号由有效键号和无效键号组成；所述有效状态码由有效键盘操作或状态产生，编码器输入每一个有效状态码时对应输出相应的有效键号；所述无效状态码由无效键盘操作或状态产生，编码器输入所有无效状态码时都对应输出无效键号。

7.根据权利要求6所述的独立式键盘扫描电路及编码电路，其特征在于：所述编码器有M位键号输出端，M值的选择应满足2^M大于等于有效键号与无效键号的数量之和。

8.根据权利要求7所述的独立式键盘扫描电路及编码电路，其特征在于：还包括键盘状态变化脉冲产生单元，用于判断独立式键盘输出的键号是否发生改变，当独立式键盘输出的键号发生改变时，输出键盘状态变化脉冲。

9.根据权利要求8所述的独立式键盘扫描电路及编码电路，其特征在于：所述键盘状态变化脉冲产生单元由M位延迟缓冲器、M个异或门和或门组成；M位延迟缓冲器用于对独立式键盘输出的M位键号分别进行信号延迟；M个异或门的输入分别为M位延迟缓冲器的输入、输出信号；M个异或门的输出分别连接至或门的输入端；或门的输出端输出键盘状态变化脉冲。

10.根据权利要求1所述的独立式键盘扫描电路及编码电路，其特征在于：所述N位键盘状态信号与N个按键之间满足一一对应关系。