[发明专利]一种阵列基板及其制备方法和显示装置

摘要

本发明提供一种阵列基板及其制备方法和显示装置。该阵列基板包括显示区内的多层图案层和非显示区的测试单元，测试单元包括至少一个测试组件和测试晶体管，测试组件包括测试块图形和测试线图形；测试块图形与多层图案层的一层同层，测试线图形与多层图案层的一层同层，且测试块图形和测试线图形不同层，测试线图形在阵列基板上的正投影对应围绕在测试块图形正投影的外围；测试块图形或者测试线图形连接测试晶体管。该阵列基板能实现对显示区内多层图案层图形尺寸以及多层图案层相互覆叠程度的整合测试；还能实现对显示区内晶体管特性的整合测试，从而不仅降低了工艺测试成本，而且提高了工艺测试时效。

主权项

1.一种阵列基板，包括设置在显示区内的多层图案层和设置在非显示区的测试单元，其特征在于,所述测试单元包括至少一个测试组件和测试晶体管，所述测试组件包括测试块图形和测试线图形；所述测试块图形与所述多层图案层的其中一层同层设置，所述测试线图形与所述多层图案层的其中一层同层设置，且所述测试块图形和所述测试线图形不同层，所述测试线图形在所述阵列基板上的正投影对应围绕在所述测试块图形在所述阵列基板上的正投影的外围；所述测试块图形或者所述测试线图形连接所述测试晶体管；所述多层图案层包括源漏电极层、栅极层、有源层和介质层，且至少两层图案层不同层；所述测试单元还包括第二测试组件和第四测试组件，所述第二测试组件包括第二测试块图形和第二测试线图形，所述第二测试块图形与所述栅极层同层设置；所述第二测试线图形与所述有源层同层设置；所述第四测试组件包括第四测试块图形、第四测试线图形；所述第四测试块图形与所述栅极层同层设置；所述第四测试线图形与所述介质层同层设置；所述测试晶体管包括第一测试晶体管和第二测试晶体管，所述第一测试晶体管和所述第二测试晶体管的沟道尺寸不同，所述沟道尺寸包括长度、宽度、宽长比中任意一种；所述测试单元还包括与所述第一测试晶体管的栅极连接的第一栅连接线和与所述第二测试晶体管的栅极连接的第二栅连接线；所述第二测试块图形与所述第一栅连接线和所述第二栅连接线中的其中之一连接，所述第四测试块图形与所述第一栅连接线和所述第二栅连接线中的另一者连接；所述第一测试晶体管和所述第二测试晶体管的有源层与所述显示区内的所述有源层同层设置；所述第一测试晶体管和所述第二测试晶体管的栅极、所述第一栅连接线和所述第二栅连接线与所述显示区内的所述栅极层同层设置；所述源漏电极层位于所述栅极层的上方，所述源漏电极层与所述栅极层之间设置有所述介质层，所述测试块图形的尺寸大于所述测试线图形的尺寸，且所述测试块图形位于所述介质层下方。