[发明专利]三维集成电路结构及其制造方法有效
| 申请号： | 201610009113.7 | 申请日： | 2016-01-07 |
| 公开（公告）号： | CN106469717B | 公开（公告）日： | 2019-04-02 |
| 发明（设计）人： | 蔡文景;陈明发;余振华 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L25/04 | 分类号： | H01L25/04;H01L23/528;H01L21/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了三维集成电路结构，包括第一管芯、衬底通孔和连接件。第一管芯接合至第二管芯，其中，第一管芯的第一介电层接合至第二管芯的第二介电层，其中，第一钝化层位于第一管芯的第一介电层和第一衬底之间，且第一测试焊盘嵌入在第一钝化层中。衬底通孔穿过第一管芯并电连接至第二管芯。连接件通过衬底通孔电连接至第一管芯和第二管芯。本发明的实施例还涉及三维集成电路结构的制造方法。 | ||
| 搜索关键词： | 三维集成电路 结构 及其 制造 方法 | ||
【主权项】：
1.一种三维集成电路结构，包括：第一管芯，接合至第二管芯，其中，所述第一管芯的第一介电层接合至所述第二管芯的第二介电层，其中，第一钝化层位于所述第一管芯的所述第一介电层和第一衬底之间，并且第一测试焊盘嵌入在所述第一钝化层中，所述第一测试焊盘的顶面低于所述第一钝化层的顶面；衬底通孔，穿过所述第一管芯并电连接至所述第二管芯；以及连接件，通过所述衬底通孔电连接至所述第一管芯和所述第二管芯。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610009113.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
