[发明专利]解码器、最小值选择电路及最小值选择方法

摘要

一种解码器、最小值选择电路及最小值选择方法。对每次在多个数据之中依次输入2以上的规定数的数据，存储单元存储第1最小值及第2最小值。大循环比较单元比较规定数的数据间的大小关系。第1选择比较单元及第2选择比较单元分别比较在存储单元中存储的第1最小值和规定数的数据各自之间的大小关系、以及在存储单元中存储的第2最小值和规定数的数据各自之间的大小关系。判定单元基于大循环比较单元的比较结果和第1选择比较单元及第2选择比较单元的比较结果的模型，判定新的第1最小值及新的第2最小值。

主权项

解码器，将使用LDPC码的校验矩阵编码的数据序列解码，包括：列处理运算单元，对于包含多个数据的输入数据序列，以所述校验矩阵中的列为单位进行列处理运算；以及行处理运算单元，对于所述列处理运算后的数据序列，以所述校验矩阵中的行为单位进行行处理运算，所述行处理运算单元包括最小值选择电路，所述最小值选择电路以所述行为单位，从所述列处理运算得到的列消息的数据序列中，选择绝对值最小的第1最小值以及绝对值第2小的第2最小值，并将选择的所述第1最小值及所述第2最小值输出到列处理运算单元，所述最小值选择电路包括：存储单元，对每次在所述列消息的数据序列之中依次输入2以上的第1个数的数据，存储绝对值最小的第1最小值以及绝对值第2小的第2最小值；第1比较单元，比较所述第1个数的数据间的大小关系；第2个数的第2比较单元，对每个所述存储的第1最小值和所述第1个数的数据比较大小关系，对每个所述存储的第2最小值和所述第1个数的数据比较大小关系，所述第2个数的个数是所述第1个数的个数的2倍；以及判定单元，基于来自所述第1比较单元的比较结果和来自所述第2个数的第2比较单元的比较结果的组合，从所述第1个数的数据以及所述存储单元中存储的第1最小值及第2最小值之中，判定所述存储单元中存储的新的第1最小值及新的第2最小值，将所述判定结果输出到所述存储单元，所述列处理运算单元对于所述行处理运算后的数据序列，再次进行所述列处理运算，输出解码数据序列。