[发明专利]基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统有效
申请号: | 201610022115.X | 申请日: | 2016-01-13 |
公开(公告)号: | CN105516191B | 公开(公告)日: | 2019-08-20 |
发明(设计)人: | 刘峰;李峰 | 申请(专利权)人: | 成都市智讯联创科技有限责任公司 |
主分类号: | H04L29/06 | 分类号: | H04L29/06 |
代理公司: | 成都顶峰专利事务所(普通合伙) 51224 | 代理人: | 赵正寅 |
地址: | 610000 四川省成都市武侯*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统。本发明包括用于实现TCP/IP协议栈及万兆网MAC层的FPGA,与FPGA相连的万兆网PHY芯片,与FPGA相连并用于充当万兆网传输介质的10G光收发模块,以及与FPGA相连用于数据缓存的DDR外部存储器。本发明创新性地采用FPGA实现TCP/IP协议栈,通过硬件的方式来替代了传统处理器加操作系统实现的软TCP/IP协议栈。本发明既有效提高了TCP/IP协议栈的处理速度,又实现了万兆网络传输的平稳均衡性,最主要实现了计算机应用与网络协议的分离。 | ||
搜索关键词: | 基于 fpga 实现 万兆网 tcp 协议 卸载 引擎 toe 系统 | ||
【主权项】:
1.一种基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统,其特征在于,包括用于实现TCP/IP协议栈及万兆网MAC层的FPGA,与FPGA相连的万兆网PHY芯片,与FPGA相连并用于充当万兆网传输介质的10G光收发模块,以及与FPGA相连用于数据缓存的DDR外部存储器;当网络连接建立时,上层系统通过向套接字数据收发应用模块下发建立网络连接请求,而自动激活ARP地址解析、TCP建联等一系列与远端网络设备建立连接的操作;网络连接释放时,上层系统通过向套接字数据收发应用模块下发断开网络连接请求,而自动激活TCP断联等一系列与远端网络设备断开连接的操作;网络数据发送时,套接字数据收发应用模块通过PCIE接口接收来自于计算机的源发送数据,或者通过FMC、CPCI接口接收来自于设备的源发送数据;经TCP协议发送模块或UDP协议发送模块进行协议封装,构建成TCP帧或UDP帧;然后经IP协议发送模块进行协议封装,构建成IP帧;再由万兆网MAC发送模块进行协议封装,构建成以太网帧;最后通过XAUI接口将以太网帧上传到外部万兆网络环境当中,使得没有处理器资源的硬件产品也能以标准万兆网络终端的身份进入到以太网环境中,正常的进行万兆网络业务的交互;网络数据接收时,首先通过XAUI接口接收外部万兆网络环境送达到本地的以太网帧;经万兆网MAC接收模块进行协议解析和重组,还原出IP帧;然后经IP协议接收模块进行协议解析、去重和重组,还原出TCP帧或UDP帧;再由TCP协议接收模块或UDP协议接收模块进行协议解析,还原出原始数据;最后将接收的原始数据通过PCIE接口传递给计算机,或者通过FMC、CPCI接口传递给设备。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都市智讯联创科技有限责任公司,未经成都市智讯联创科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610022115.X/,转载请声明来源钻瓜专利网。