[发明专利]形成用于芯片堆叠的体积减少的互连的方法及其互连

摘要

一种形成用于包括多个硅层的芯片堆叠的体积减少的互连的方法，该方法包括：形成多个导电结构，导电结构的至少一个子集中的每个导电结构具有针对导电结构被转移到其上的对应凸块下冶金焊盘的导电材料的体积，该体积被配置为使得导电结构的未回流直径与对应焊盘的直径的比率为约三分之一比一或更小；将导电结构转移到硅层；在基本上竖直的维度上堆叠硅层，使得给定硅层上的导电结构中的每个导电结构与邻近硅层的下侧上的对应电接触位置对准；以及加热互连，以便以冶金方式键合邻近硅层的多个电接触位置。

主权项

一种形成用于包括多个硅层的芯片堆叠的体积减少的互连的方法，所述方法包括：形成多个导电结构，所述导电结构的至少一个子集中的每个导电结构具有针对所述导电结构被转移到其上的对应凸块下冶金(UBM)焊盘的导电材料的体积，所述体积被配置为使得所述导电结构的未回流直径与对应的所述焊盘的直径的比率为约三分之一比一或更小；将所述导电结构转移到所述硅层；在基本上竖直的维度上堆叠所述硅层，使得给定硅层上的所述导电结构中的每个导电结构与邻近硅层的下侧上的对应电接触位置对准；以及加热所述互连，以便以冶金方式键合邻近硅层的多个电接触位置，使得对应邻近硅层上的对准的电接触位置之间的所述导电结构中的至少给定导电结构塌陷以减少所述对应邻近硅层之间的互连间隙。