[发明专利]一种流水可重构的单精度浮点FFT/IFFT协处理器在审
| 申请号： | 201610035677.8 | 申请日： | 2016-01-19 |
| 公开（公告）号： | CN105718423A | 公开（公告）日： | 2016-06-29 |
| 发明（设计）人： | 李兆麟;王明羽 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F17/14 | 分类号： | G06F17/14;G06F7/57 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人： | 张大威 |
| 地址： | 100084 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种流水可重构的单精度浮点FFT/IFFT协处理器，包括：复位信号输入端，时钟信号输入端，配置信息输入端以及状态和异常输出端，分别用于接收外部的复位、时钟和配置信息输入，以及输出内部状态和异常信息；输入数据存储模块，用于对输入数据分块整理，其中输入数据存储模块进一步包括：输入数据地址产生模块，用于产生四路并行的地址读取输入数据；可重构浮点FFT/IFFT运算电路模块，用于根据不同的配置信息，分别完成相应的浮点FFT/IFFT运算；输出数据存储模块，用于暂存输出数据。本发明具有如下优点：动态范围高，计算精度高，处理速度快以及面积功耗低，配置灵活、扩展性强。 | ||
| 搜索关键词： | 一种 流水 可重构 精度 浮点 fft ifft 处理器 | ||
【主权项】：
一种流水可重构的单精度浮点FFT/IFFT协处理器，其特征在于，包括：复位信号输入端，用于接收外部的复位信号；时钟信号输入端，用于接收外部的时钟信号；配置信息输入端，用于接收外部的配置信息输入；状态和异常输出端，用于监控可重构浮点FFT/IFFT运算电路模块的内部状态和输出异常信息；输入数据存储模块，用于对输入数据分块整理；可重构浮点FFT/IFFT运算电路模块；用于根据接收的所述配置信息完成相应的浮点FFT/IFFT运算；以及输出数据存储模块，用于暂存所述浮点FFT/IFFT运算后输出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610035677.8/，转载请声明来源钻瓜专利网。
