[发明专利]半导体器件

摘要

本公开的实施方式涉及半导体器件。为了减小具有非易失性存储器的半导体器件的芯片面积，采用如下配置：其中使写入/擦除数据用元件的电容电极的在第二方向上的长度小于由相同浮置电极的一部分形成的读取数据用元件的栅极电极的在第二方向上的长度和电容性元件的电容电极的在第二方向上的长度两者。在这里，通过使写入/擦除数据用元件的电容电极的侧表面中的在与和前一写入/擦除数据用元件相邻的另一写入/擦除数据用元件的电容电极相对的一侧上的侧表面凹陷，减小了写入/擦除数据用元件布置所在的有源区的在第二方向上的长度。

主权项

一种半导体器件，包括：第一非易失性存储器单元，包括形成于半导体衬底的主表面中的第一写入/擦除数据用元件、第一读取数据用元件和第一电容性元件；第二非易失性存储器单元，包括形成于所述主表面中的第二写入/擦除数据用元件、第二读取数据用元件和第二电容性元件；以及第一有源区、第二有源区、第三有源区和第四有源区，布置于所述主表面中并且沿着第一方向布置以便彼此隔离，其中所述第一非易失性存储器单元的所述第一电容性元件形成于所述第一有源区中，并且其中所述第一非易失性存储器单元的所述第一写入/擦除数据用元件和所述第二非易失性存储器单元的所述第二写入/擦除数据用元件两者形成于所述第二有源区中，并且其中所述第一非易失性存储器单元的所述第一读取数据用元件和所述第二非易失性存储器单元的所述第二读取数据用元件两者形成于所述第三有源区中，并且其中所述第二非易失性存储器单元的所述第二电容性元件形成于所述第四有源区中，并且其中所述第一非易失性存储器单元具有第一浮置电极，所述第一浮置电极被布置成在所述第一方向上延伸并且与所述第一有源区、所述第二有源区和所述第三有源区平面重叠，并且用作所述第一写入/擦除数据用元件、所述第一读取数据用元件和所述第一电容性元件中的每一个的电极，并且其中所述第二非易失性存储器单元具有第二浮置电极，所述第二浮置电极被布置成在所述第一方向上延伸并且与所述第二有源区、所述第三有源区和所述第四有源区平面重叠，并且用作所述第二写入/擦除数据用元件、所述第二读取数据用元件和所述第二电容性元件中的每一个的电极，并且其中，在所述第一非易失性存储器单元中，与所述第二有源区平面重叠的所述第一浮置电极的在第二方向上的长度不同于与所述第三有源区平面重叠的所述第一浮置电极的在所述第二方向上的长度，所述第二方向以直角并且在所述主表面之上与所述第一方向交叉，并且其中，在所述第二非易失性存储器单元中，与所述第二有源区平面重叠的所述第二浮置电极的在所述第二方向上的长度不同于与所述第三有源区平面重叠的所述第二浮置电极的在所述第二方向上的长度。