[发明专利]阵列基板、液晶显示面板及液晶显示装置有效

专利信息
申请号: 201610049383.0 申请日: 2016-01-25
公开(公告)号: CN105652542B 公开(公告)日: 2019-07-12
发明(设计)人: 曹尚操 申请(专利权)人: 武汉华星光电技术有限公司
主分类号: G02F1/1362 分类号: G02F1/1362
代理公司: 深圳市威世博知识产权代理事务所(普通合伙) 44280 代理人: 梁恺峥
地址: 430070 湖北省武汉市*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的阵列基板、液晶显示面板及液晶显示装置,设计由多晶硅半导体层和第一金属层以及两者之间的绝缘层,或者多晶硅半导体层和第二金属层以及两者之间的绝缘层形成MIS存储电容,当第一金属层或第二金属层一侧接收负性灰阶电压时,多晶硅半导体层中的P‑Si会聚集形成空穴,当接收正性灰阶电压时,在P‑Si的上层会形成耗尽层,降低MIS存储电容的电容量,从而降低MIS存储电容在正负性灰阶电压时的电容量差值,改善闪烁现象的发生,确保显示效果。
搜索关键词: 阵列 液晶显示 面板 液晶 显示装置
【主权项】:
1.一种阵列基板,其特征在于,包括衬底基材以及形成于所述衬底基材上的第一金属层、绝缘层、多晶硅半导体层以及第二金属层,所述第一金属层包括间隔设置的第一区域和第二区域,所述第一区域的第一金属层为所述阵列基板的TFT的栅极,所述第二金属层包括间隔设置的第三区域和第四区域,所述第三区域和所述第四区域的第二金属层分别为所述TFT的源极和漏极,其中,所述多晶硅半导体层和所述第二区域的第一金属层通过夹持于两者之间的所述绝缘层绝缘重叠,或者,所述多晶硅半导体层和所述第四区域的第二金属层通过夹持于两者之间的所述绝缘层绝缘重叠,以形成所述阵列基板的MIS存储电容;其中,当所述第一金属层或所述第二金属层一侧接收负性灰阶电压时,所述多晶硅半导体层中形成空穴,当接收正性灰阶电压时,在所述空穴所在区域会形成耗尽层,能够降低所述MIS存储电容的电容量,从而降低所述MIS存储电容在正负性灰阶电压时的电容量差值;所述TFT的栅极位于所述多晶硅半导体层的上方,所述阵列基板还包括形成于所述衬底基材上的遮光金属层、设置于所述遮光金属层和所述多晶硅半导体层之间的缓冲层,所述遮光金属层位于所述第一区域的下方;所述阵列基板还包括形成于所述第一金属层和所述第二金属层之间的介质隔离层,所述多晶硅半导体层连接所述阵列基板的导电金属层,所述介质隔离层形成有第一接触孔,所述第二区域的第一金属层通过所述第一接触孔与所述第四区域的第二金属层连接,使得所述多晶硅半导体层和所述第二区域的第一金属层以及两者之间的绝缘层形成所述MIS存储电容。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司,未经武汉华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610049383.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top