[发明专利]半导体器件

摘要

本发明涉及一种半导体器件。非易失性存储器的解码电路中的电平移位器的数量减少。半导体器件由电可重写非易失性存储器单元阵列和解码电路构成，解码电路产生用于存储器栅极线即字线的驱动器的选择信号。解码电路包括在预解码之后将信号升压的电平移位器。通过解码被逻辑运算电路中的电平移位器升压的预解码信号，产生选择信号。在各电平移位器的前一级中，设置用于根据操作模式将预解码信号的逻辑电平反转的逻辑门。当解码升压后的预解码信号时，逻辑运算电路根据操作模式执行不同的逻辑运算。

主权项

1.一种半导体器件，包括：存储器阵列，所述存储器阵列设置有被布置成矩阵的电可重写非易失性存储器单元；驱动器电路，所述驱动器电路可操作以驱动每一个均与所述存储器阵列的行对应的多条字线；以及解码电路，所述解码电路可操作以产生多个选择信号，用于基于多个预解码信号来选择所述字线中的每一条，并且可操作以向所述驱动器电路供应产生的选择信号，其中，所述解码电路包括：多个第一逻辑门，所述多个第一逻辑门每一个均可操作以根据操作模式反转对应的预解码信号的逻辑电平；多个第一电平移位器，所述多个第一电平移位器每一个均可操作以将对应的预解码信号及其反转信号中的一个转换成根据所述操作模式的电压电平的升压信号；以及多个第一逻辑电路，所述多个第一逻辑电路可操作以通过执行从所述第一电平移位器分别输出的所述升压信号当中的对应的升压信号的逻辑运算，来产生所述选择信号，并且其中，所述第一逻辑电路中的每一个根据所述操作模式执行不同的逻辑运算，其中，所述存储器阵列按所述存储器阵列的每多个行被划分成多个块，其中，所述驱动器电路包括：多个驱动器组，所述多个驱动器组分别对应于所述块，其中，所述驱动器组中的每一个组包括：低电位侧的第一电源线；高电位侧的第二电源线；以及多个驱动器，所述多个驱动器利用从所述第一电源线和所述第二电源线供应的电压操作，并且每一个均可操作以驱动对应的块的对应的行的存储器单元，其中，所述解码电路包括：第一解码电路，所述第一解码电路可操作以将第一电源电位供应到所述驱动器组中的每一个的所述第一电源线；以及第二解码电路，所述第二解码电路可操作以将第二电源电位供应到所述驱动器组中的每一个的所述第二电源线，并且其中，所述第一解码电路包括：所述第一逻辑门；所述第一电平移位器；以及所述第一逻辑电路，所述第一逻辑电路每一个均可操作以将所述第一电源电位作为所述选择信号供应到对应的第一电源线，其中，所述第二解码电路包括：多个第二电平移位器，所述多个第二电平移位器每一个均可操作以将对应的预解码信号转换成根据所述操作模式的电压电平的升压信号；以及多个第二逻辑电路，所述多个第二逻辑电路每一个均可操作以执行从所述第二电平移位器分别输出的所述升压信号当中的对应的升压信号的逻辑运算，以产生所述第二电源电位，并且可操作以将产生的第二电源电位作为所述选择信号供应到对应的第二电源线，并且其中，所述第二逻辑电路中的每一个第二逻辑电路与所述操作模式无关地执行相同的逻辑运算。