[发明专利]一种优化的相变存储器体系结构

摘要

本发明公开了一种优化的相变存储器体系结构，每个PCM行由数据域和校验域组成，校验域包括分组信息域和ECC校验码域，数据域采用单层PCM单元存储，而数据校验域则采用双层PCM单元存储。本发明采用动态分组的方式，将数据域依据易损位元位置动态划分为N组，使得易损位均匀分布在每个组中，每个组至多一个易损位；同时本发明使用分组的ECC校验，通过使用双层PCM单元存储校验位，增加了校验域长度，提高了PCM行数据出错的修正能力，能够修正更多的位元错误；在增强容错能力的同时，可以提高读取电压减少读延迟，大大提高PCM的读取速度。

主权项

1.一种优化的相变存储器体系结构，包括PCM单元阵列和两组读取电路；其特征在于：所述的PCM单元阵列每行由多个PCM单元组成，每行中的PCM单元被分成数据域和校验域，所述的校验域进一步分为分组信息域和ECC校验码域；数据域中的PCM单元采用单层存储结构即每个PCM单元存储一个数据，校验域中的PCM单元采用双层存储结构即每个PCM单元存储两个数据；所述的两组读取电路其中一组用于为数据域中的PCM单元施加读电压，另一组用于为校验域中的PCM单元施加读电压；所述数据域中的PCM单元根据易损位元的位置被分成N组，使得易损位元均匀分布在每组中且每组最多只有一个易损位元，每组PCM单元均通过计算对应得到一个ECC校验值，N为大于1的自然数；所述的易损位元为数据域中写电压下限接近于读取电路施加的读电压的PCM单元；任一行ECC校验码域中的PCM单元用于存储本行数据域中各组PCM单元的ECC校验值，任一行分组信息域中的PCM单元用于存储本行数据域的分组信息。