[发明专利]存储器控制器与存储器模块

摘要

本发明提供一种存储器控制器与存储器模块，本发明的存储器控制器，耦接在一外部装置与一存储器之间。该存储器控制器包括用以与该存储器进行沟通的一第一界面、用以与该外部装置进行沟通的一第二界面以及一控制逻辑。控制逻辑用以控制该第一界面与该第二界面，其中该控制逻辑设定该第二界面为一接收模式，以接收该外部装置输入的一测试数据，且设定该第一界面为一传送模式，以传送该测试数据给该存储器；该控制逻辑在一预定时间后，设定该第一界面为该接收模式，以接收该存储器回传的一测试结果，并设定该第二界面为该传送模式，以将该测试结果传送给该外部装置。

主权项

1.一种存储器控制器，耦接于一外部装置以及一存储器之间，包括：/n一第一界面，用以与该存储器进行沟通，该第一界面包括：/n一第一缓冲级，耦接该存储器；/n一第一同步单元，耦接该第一缓冲级；/n一第二界面，用以与该外部装置进行沟通，该第二界面包括：/n一第二缓冲级，透过该第二界面耦接该外部装置；/n一第二同步单元，耦接该第二缓冲级；以及/n一控制逻辑，/n其中当一同步侦错信号为一第一逻辑电平，该控制逻辑依据该同步侦错信号设定该第二界面的该第二缓冲级为一接收模式，以将来自该外部装置的一测试数据传送给该第一同步单元，且该控制逻辑依据一反相同步侦错信号设定该第一界面的该第一缓冲级为一传送模式以将该测试数据从该第一同步单元传送至该存储器；/n其中在一预定时间后，当该同步侦错信号为一第二逻辑电平，该控制逻辑设定该第一界面的该第一缓冲级为该接收模式，以将来自该存储器的一测试结果传送给该第二同步单元，且该控制逻辑依据该反相同步侦错信号设定该第二缓冲级为该传送模式以将该测试结果从该第二同步单元传送至该外部装置；/n其中该第一同步单元与该第二缓冲器共用一第二时脉信号，该第二同步单元与该第一缓冲器共用一第一时脉信号，/n其中该第一时脉信号的频率高于该第二时脉信号，且该预定时间为该第一时脉信号的一半频率周期。/n