[发明专利]TFT阵列基板的制作方法

摘要

本发明提供一种TFT阵列基板的制作方法，在源极与漏极上涂布形成平坦层后，先不做过孔处理，然后沉积并图案化公共电极层、沉积并图案化钝化保护层，在钝化保护层上形成过孔至露出平坦层后，再对平坦层进行灰化处理形成过孔以露出漏极，相比于现有的先在平坦层形成过孔后再沉积并图案化公共电极层的方法，该方法不会导致图案化公共电极层时导电材料残留于平坦层的过孔内而使平坦层过孔处出现短路的问题，另外在像素区域内在平坦层上通过采用灰化处理的干蚀刻方式形成过孔，可使形成的过孔具有较高的斜坡角度，从而一定程度可减少TFT的大小，有利于提高像素密度。

主权项

1.一种TFT阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一衬底基板(10)，在所述衬底基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到遮光层(20)，在所述遮光层(20)与衬底基板(10)上沉积覆盖缓冲层(23)；步骤2、在所述缓冲层(23)上形成对应于遮光层(20)上方的第一多晶硅段(30)、及与第一多晶硅段(30)间隔设置的第二多晶硅段(40)；对所述第一多晶硅段(30)的中间区域进行P型轻掺杂，得到第一沟道区(32)，之后对所述第一多晶硅段(30)的两端进行N型重掺杂，得到位于两端的N型重掺杂区(31)；步骤3、在所述第一多晶硅段(30)、第二多晶硅段(40)、及缓冲层(23)上沉积栅极绝缘层(50)，在栅极绝缘层(50)上沉积第二金属层，对第二金属层进行图形化处理，得到分别对应于所述第一多晶硅段(30)与第二多晶硅段(40)中间区域的第一栅极(51)与第二栅极(52)；步骤4、对所述第一多晶硅段(30)上位于第一沟道区(32)与N型重掺杂区(31)之间的区域进行N型轻掺杂，得到N型轻掺杂区(33)，之后对所述第二多晶硅段(40)的两端进行P型重掺杂，得到位于两端的P型重掺杂区(41)、及位于两P型重掺杂区(41)之间的第二沟道区(42)；步骤5、在所述第一栅极(51)、第二栅极(52)、及栅极绝缘层(50)上沉积层间绝缘层(60)，对所述层间绝缘层(60)与栅极绝缘层(50)进行图形化处理，在所述层间绝缘层(60)与栅极绝缘层(50)上形成对应于N型重掺杂区(31)上方的第一过孔(67)、及对应于P型重掺杂区(41)上方的第二过孔(68)；步骤6、在所述层间绝缘层(60)上沉积第三金属层，对所述第三金属层进行图形化处理，得到间隔设置的第一源极(61)、第一漏极(62)、第二源极(63)、及第二漏极(64)；所述第一源极(61)、第一漏极(62)分别通过第一过孔(67)与N型重掺杂区(31)相接触，所述第二源极(63)、第二漏极(64)分别通过第二过孔(68)与P型重掺杂区(41)相接触；步骤7、在所述第一源极(61)、第一漏极(62)、第二源极(63)、第二漏极(64)、及层间绝缘层(60)上涂布形成整面的有机光阻材料的平坦层(70)；步骤8、在所述平坦层(70)上沉积公共电极层，对所述公共电极层进行图形化处理，得到公共电极(81)；步骤9、在所述公共电极(81)、及平坦层(70)上沉积钝化保护层(90)，对所述钝化保护层(90)进行图案化处理，得到对应于第一漏极(62)上方的第三过孔(91)，并露出平坦层(70)；步骤10、对露出的平坦层(70)进行灰化处理，得到对应于第一漏极(62)上方及第三过孔(91)下方的第四过孔(71)，并露出第一漏极(62)；步骤11、在所述钝化保护层(90)上沉积像素电极层，对所述像素电极层进行图形化处理，得到像素电极(95)，所述像素电极(95)通过第三过孔(91)与第四过孔(71)与第一漏极(62)相接触。