[发明专利]中继装置以及中继系统在审
| 申请号： | 201610082413.8 | 申请日： | 2016-02-05 |
| 公开（公告）号： | CN106559328A | 公开（公告）日： | 2017-04-05 |
| 发明（设计）人： | 苅谷和俊;菅原伸吾 | 申请（专利权）人： | 日立金属株式会社 |
| 主分类号： | H04L12/705 | 分类号： | H04L12/705;H04L12/721;H04L12/741;H04L12/947 |
| 代理公司： | 北京银龙知识产权代理有限公司11243 | 代理人： | 曾贤伟,范胜杰 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种中继装置以及中继系统，能够低成本构筑全网型网络。LP表(21)将物理端口(例如PPh1)与VLAN识别符的组合和逻辑端口对应起来进行保持。表处理部(16)在通过物理端口接收到帧时，根据LP表(21)取得逻辑端口。FDB处理部(18)将接收到的帧所包含的发送源MAC地址与通过表处理部(16)而取得的逻辑端口对应起来在FDB中进行学习。通过LP表(21)对物理端口设定多个逻辑端口。循环防止部(20)禁止设定给该物理端口的多个逻辑端口之间的帧中继。 | ||
| 搜索关键词： | 中继 装置 以及 系统 | ||
【主权项】：
一种中继装置，其特征在于，具有：物理端口；逻辑端口表，其将所述物理端口与VLAN识别符的组合和逻辑端口对应起来进行保持；表处理部，其在通过所述物理端口接收到帧时，根据所述逻辑端口表取得所述逻辑端口；FDB；FDB处理部，其将所述接收到的帧所包含的发送源MAC地址与通过所述表处理部取得到的所述逻辑端口对应起来在所述FDB中进行学习；以及循环防止部，通过所述逻辑端口表对所述物理端口设定多个所述逻辑端口，所述循环防止部禁止设定给所述物理端口的所述多个逻辑端口之间的帧中继。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日立金属株式会社，未经日立金属株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610082413.8/，转载请声明来源钻瓜专利网。
