[发明专利]扫描电路

摘要

本申请涉及扫描电路。通过确定电路设计的最小泄漏状态且接着选择使所述电路设计保持在其最低泄漏状态的逻辑门来选择用于q门控的特定逻辑门。取决于实施所述最小泄漏状态所需的输入，可将所述门选择为NOR或OR门。用经选择以实施所述最小泄漏状态的门实施的q门控可在选定操作模式期间启用。可用自动测试模式产生ATPG工具来确定电路的所述最小泄漏状态。

主权项

1.一种用于集成电路设计的电路，其包括：扫描路径，其包括扫描触发器链，所述扫描触发器链经配置以使测试向量移位到来自于多个核电路的受测的所选择核电路，所述测试向量选自向量集，其中对应于通过所述向量检测到的故障的增益的总和为最大值；所述受测的所选择核电路的多路复用器电路，其耦合到所述扫描路径的输入，所述多路复用器电路包含启用输入，且经配置以在所述启用输入的解除断言后即刻将扫描输入信号输出到扫描路径输入以将所述测试向量移位到所述受测的所选择核电路；以及耦合到所述多个核电路的控制电路，其经配置以在测试所述受测的所选择核电路时向没被选择的核电路断言启用输入，以致使所述没被选择的核电路的多路复用器电路将逻辑“0”输入到所述没被选择的核电路的扫描触发器链中的每一者。