[发明专利]处理器和指令码生成设备

摘要

本申请涉及处理器和指令码生成设备。在包括指令预取缓冲器以从存储器预取具有连续地址的指令组的处理器中，降低了发生总线比所需更多地被指令预取占用的情况的概率。处理器包括指令获取地址发生器，其控制将被预取到指令预取缓冲器中的指令的地址和量。指令获取地址发生器包括存储指令的指令预取量的表，以使得指令预取缓冲器与处理执行单元中出现的分支的分支目的地地址相关联地执行预取。当处理执行单元中出现分支时，指令获取地址发生器使得指令预取缓冲器预取与包括所出现分支的分支目的地地址的所关注的分支目的地地址相对应的指令预取量的指令。

主权项

一种处理器，包括：指令预取缓冲器，操作为从存储器预取具有连续地址的指令组；处理执行单元，操作为从所述指令预取缓冲器中读取指令并执行所述指令；以及指令获取地址发生器，其中，所述指令获取地址发生器包括：表，操作为存储指令的指令预取量，以使所述指令预取缓冲器与所述处理执行单元中出现的分支的分支目的地地址相关联地执行预取，并且其中，当所述处理执行单元中出现分支时，所述指令获取地址发生器参考所述表来计算与所出现的分支的所述分支目的地地址相对应的指令预取量，并使所述指令预取缓冲器预取所计算的所述指令预取量的指令，包括所关注的分支目的地地址的指令。