[发明专利]延迟电路以及采用该延迟电路的DDR系统有效
| 申请号： | 201610104650.X | 申请日： | 2016-02-25 |
| 公开（公告）号： | CN105810239B | 公开（公告）日： | 2019-01-01 |
| 发明（设计）人： | 彭进忠;戴颉;庄志青;职春星 | 申请（专利权）人： | 灿芯半导体（上海）有限公司 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076 |
| 代理公司： | 无锡互维知识产权代理有限公司 32236 | 代理人： | 庞聪雅 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种延迟电路以及采用该延迟电路的DDR系统，延迟电路包括：数字延迟模块，其用于对一输入时钟信号进行延迟处理，并输出延迟后的时钟信号；插值电路包括双相位信号产生单元和相位插值单元，双相位信号产生单元基于数字延迟模块输出的时钟信号通过其第一输出端和第二输出端分别输出第一相位信号和第二相位信号；相位插值单元包括第一输入端、第二输入端和输出端，相位插值单元的第一输入端和第二输入端分别与双相位信号产生单元的第一输出端和第二输出端相连，相位插值单元通过其输出端输出相位介于第一相位信号和第二相位信号之间的输出时钟信号。与现有技术相比，本发明可以实现解析度更高的时钟的多相位输出。 | ||
| 搜索关键词： | 延迟 电路 以及 采用 ddr 系统 | ||
【主权项】：
1.一种延迟电路，其特征在于，其包括：数字延迟模块，其用于对一输入时钟信号进行延迟处理，并通过其输出端输出延迟后的时钟信号；插值电路包括双相位信号产生单元和相位插值单元，所述双相位信号产生单元包括第一输出端、第二输出端和与所述数字延迟模块的输出端相连的输入端，所述双相位信号产生单元基于数字延迟模块输出的时钟信号通过其第一输出端和第二输出端分别输出第一相位信号和第二相位信号，其中，第二相位信号的相位较第一相位信号的相位延迟预定时长；所述相位插值单元包括第一输入端、第二输入端和输出端，所述相位插值单元的第一输入端和第二输入端分别与所述双相位信号产生单元的第一输出端和第二输出端相连，所述相位插值单元通过其输出端输出相位介于第一相位信号和第二相位信号之间的输出时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于灿芯半导体（上海）有限公司，未经灿芯半导体（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610104650.X/，转载请声明来源钻瓜专利网。
