[发明专利]一种具有数据缓存功能的处理器装置

摘要

本发明涉及一种具有数据缓存功能的处理器装置。该处理器装置包括处理器内核(1)、数据存储模块和数据缓存模块(4)，所述的数据缓存模块(4)设置于处理器内核(1)和数据存储模块之间，该数据缓存模块(4)缓存处理器内核(1)产生并发送至数据存储模块的数据信息(21)，所述的数据缓存模块(4)包括数据缓存控制单元(22)和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息(21)。与现有技术相比，本发明具有结构简单、能够大大提高处理器装置运行效率等优点。

主权项

1.一种具有数据缓存功能的处理器装置，包括处理器内核(1)和数据存储模块，其特征在于，该处理器装置还包括数据缓存模块(4)，所述的数据缓存模块(4)设置于处理器内核(1)和数据存储模块之间，该数据缓存模块(4)缓存处理器内核(1)产生并发送至数据存储模块的数据信息(21)，所述的数据缓存模块(4)包括数据缓存控制单元(22)和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息(21)，所述的数据元素为三元组结构，包括数据内容缓存信息(23)、地址缓存信息(24)和位宽缓存信息(25)；/n当处理器内核(1)读取数据存储模块中的数据时，处理器内核(1)获取待读取数据的地址信息并发送至数据缓存模块(4)，数据缓存控制单元(22)在数据缓存队列的地址缓存信息(24)中查找是否存在与所述的地址信息相同的地址缓存信息(24)，若存在，处理器内核(1)直接读取该地址缓存信息(24)所在的数据元素中的数据内容缓存信息(23)，否则，处理器内核(1)从数据存储模块读取数据；/n本装置的数据读写方法，具体为：/n当处理器内核(1)中的数据写入数据存储模块时，数据依次缓存至数据缓存模块(4)中的数据缓存队列，并通过ACK机制将数据依次写入数据存储模块；/n当处理器内核(1)读取数据存储模块中的数据时，处理器内核(1)获取待读取数据的地址信息并发送至数据缓存模块(4)，数据缓存控制单元(22)在数据缓存队列的地址缓存信息(24)中查找是否存在与所述的地址信息相同的地址缓存信息(24)，若存在，处理器内核(1)直接读取该地址缓存信息(24)所在的数据元素中的数据内容缓存信息(23)，否则，处理器内核(1)从数据存储模块读取数据；/n所述的通过ACK机制将数据依次写入数据存储模块具体为：/n(a)数据缓存模块(4)按照其缓存数据的先后顺序将第一个缓存至数据缓存队列中的数据元素中的内容缓存信息和地址缓存信息(24)发送至数据存储模块；/n(b)数据缓存模块(4)等待数据存储模块发回的ACK信号；/n(c)判断是否有ACK信号，若是执行步骤(d)，否则返回步骤(b)；/n(d)数据缓存模块(4)将数据缓存队列中的下一个数据元素中的内容缓存信息和地址缓存信息(24)发送至数据存储模块，并返回步骤(b)；/n述数据缓存模块(4)兼具作为DMA读取数据的通道的功能，并具有数据合并的功能，对于地址缓存信息(24)存在属于或者相交的情况时进行合并处理。/n