[发明专利]支持带三个源操作数的加法指令的处理器及含该指令的介质

摘要

本公开涉及用于将三个源操作数相加的加法指令。一个方面中的方法可包括接收加法指令。加法指令可指示第一源操作数、第二源操作数和第三源操作数。可存储第一、第二和第三源操作数的总和作为该加法指令的结果。该总和可部分地存储在由加法指令指示的目标操作数中以及部分地存储在多个标志中。还公开了其他方法，和装置、系统以及机器可读介质上的指令。

主权项

一种处理器，用于处理所述处理器的指令集的加法指令，所述处理器包括：解码单元，用于解码所述加法指令，所述加法指令指示第一源操作数、第二源操作数和第三源操作数；以及与所述解码单元耦合的执行单元，所述执行单元用于响应于所述加法指令而存储要使用所述第一源操作数、所述第二源操作数和所述第三源操作数来计算的总和，其中所述总和要被部分地存储于所述加法指令的目的地存储位置中、以及部分地存储于并非所述目的地存储位置的寄存器的多个位中，其中所述总和的次高有效位要被存储于所述多个位中的第一位中，且所述总和的最高有效位要被存储于所述多个位中的第二位中。