[发明专利]一种基于FPGA可自动扩展地址的控制系统有效
| 申请号： | 201610143865.2 | 申请日： | 2016-03-14 |
| 公开（公告）号： | CN105843986B | 公开（公告）日： | 2019-03-19 |
| 发明（设计）人： | 庄雪亚;于宗光;胡凯;单悦尔;闫华 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 总装工程兵科研一所专利服务中心 32002 | 代理人： | 杨立秋 |
| 地址： | 214035 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA可自动扩展地址的控制系统，包括一个地址产生模块，多个地址解码模块和多个地址控制模块，每一列对应一个地址解码模块，每一行对应一个地址控制模块，地址产生模块产生一个地址，地址通过第一总线传递给每一个地址解码模块，地址解码模块接受到地址后，根据自身的地址做比较，译码出地址打开Word Line，结束后返回一个信号至地址控制模块，地址控制模块判断当前行有没有出现信号，并通过第二总线传给地址产生模块，地址产生模块根据信号对地址的相应部分清零或加一。该控制系统用于给FPGA中的各个模块分配配置数据，其地址可自由扩展，可适用于各规模的FPGA内，可靠性高，流片风险小。 | ||
| 搜索关键词： | 一种 基于 fpga 自动 扩展 地址 控制系统 | ||
【主权项】：
1.一种基于FPGA可自动扩展地址的控制系统，其特征在于：包括一个地址产生模块，多个地址解码模块和多个地址控制模块，每一列对应一个地址解码模块，每一行对应一个地址控制模块，地址产生模块产生一个地址，地址通过第一总线传递给每一个地址解码模块，地址解码模块接受到地址后，根据自身的地址做比较，译码出地址打开Word Line，结束后返回一个信号至地址控制模块，地址控制模块判断当前行有没有出现信号，并通过第二总线传给地址产生模块，地址产生模块根据信号对地址的相应部分清零或加一；地址解码模块Addr_decoder(4)结束会返回一个COLUMN_CNT_EN信号，告诉地址产生模块Addr_gen(7)这一模块的地址已经结束，地址产生模块Addr_gen(7)就会把MinorAddress清零，ColumnAddress加一个；地址解码模块Addr_decoder(5)是对应在(除了最后一行)每一行最后一个模块，用以返回ROW_CNT_EN结束信号，告诉地址产生模块Addr_gen(7)这一行的地址已经结束，地址产生模块Addr_gen(7)就会把MinorAddress清零，ColumnAddress清零，RowAddress加一；地址解码模块Addr_decoder(6)是对应最后一行最后一个模块，用以返回ADD_END结束信号，告诉地址产生模块Addr_gen(7)所有地址已经计数结束，地址产生模块Addr_gen(7)就会把MinorAddress清零，ColumnAddress清零，RowAddress清零。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610143865.2/，转载请声明来源钻瓜专利网。
