[发明专利]一种肖特基势垒半导体整流器及其制造方法

摘要

本发明公开了一种肖特基势垒半导体整流器，包括肖特基势垒金属层、外延层及第一沟槽，第一沟槽内设有隔离层及二氧化硅栅氧层，二氧化硅栅氧层向上延伸形成介质墙壁，介质墙壁两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间设有第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与二氧化硅栅氧层之间设有沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及二氧化硅栅氧层之间设有间隔区，第二沟槽中设有第三沟槽，肖特基势垒金属层位于第三沟槽内侧表面与外延层接触形成肖特基势垒。本发明正向导通特性与器件可靠性好。本发明还公开了一种肖特基势垒半导体整流器制造方法，工艺窗口大，易于控制，光刻次数少，制造成本低。

主权项

1.一种肖特基势垒半导体整流器，自上而下包括阳极金属层（1）、肖特基势垒金属层（26）、第一导电类型轻掺杂的外延层（2）、第一导电类型重掺杂的单晶硅衬底（3）及阴极金属层（4），所述外延层上部横向间隔设置有若干第一沟槽（5），所述第一沟槽内填充有导电多晶硅（6），其特征在于，所述导电多晶硅（6）与第一沟槽（5）的内表面之间设有隔离层（7），所述隔离层上设有二氧化硅栅氧层（24），所述二氧化硅栅氧层厚度小于隔离层，二氧化硅栅氧层顶部向上延伸并高于外延层顶面形成介质墙壁（8），所述介质墙壁的两侧设有第一导电类型的导电多晶硅侧墙（9），外延层上部与介质墙壁外侧的导电多晶硅侧墙之间的区域形成第二沟槽（10），位于介质墙壁外侧的导电多晶硅侧墙底部设有高出于第二沟槽底部的第一导电类型重掺杂区（11），所述外延层上部设有将第二沟槽、第一导电类型重掺杂区和外延层隔开的第二导电类型非均匀掺杂区（12），所述第二导电类型非均匀掺杂区包括横向均匀掺杂区（13）和梯度掺杂区（14），所述梯度掺杂区位于横向均匀掺杂区两侧的上部与二氧化硅栅氧层接触形成沟道（15），所述外延层下部、横向均匀掺杂区、梯度掺杂区及二氧化硅栅氧层之间设有间隔区（16），所述横向均匀掺杂区在纵向具有掺杂梯度分布，所述第二沟槽中设有第三沟槽（25），所述第三沟槽穿透第二导电类型非均匀掺杂区并延伸入外延层，所述肖特基势垒金属层覆盖于第三沟槽内侧，并与外延层接触形成肖特基势垒。