[发明专利]一种具有定时中断功能的处理器装置

摘要

本发明涉及一种具有定时中断功能的处理器装置，该处理器装置包括内部层次、中间层次和顶层，内部层次为处理器内核，包括特殊目标寄存器、用以逐级处理指令的译码和执行流水线以及用以控制流水线运行的旁路模块和流水线暂停模块；中间层次包括处理器核以及分别与处理器核连接的外设接口和存储器，所述的处理器核内还设有中断模块和定时器，所述的定时器分别与中断模块和特殊目标寄存器连接，所述的中断模块与处理器内核连接；顶层包括调试接口、总线和直接存储访问模块，所述的调试接口与处理器核连接，所述的直接存储访问模块分别与总线和存储器连接，所述的总线与处理器核连接。与现有技术相比，本发明具有效率高、响应快等优点。

主权项

1.一种具有定时中断功能的处理器装置，用以辅助数字信号处理器实现内部定时器的中断，其特征在于，该处理器装置设有三个层次，包括内部层次、中间层次和顶层，其中：内部层次为处理器内核(1)，包括特殊目标寄存器(14)、用以逐级处理指令的译码和执行流水线(11)以及用以控制流水线(11)运行的旁路模块(12)和流水线暂停模块(13)，所述的流水线暂停模块(13)用以对流水线(11)中的各流水级单独控制，或使某一流水级暂停或者刷新该流水级对应的寄存器，所述的特殊目标寄存器(14)用以保存处理器核(21)的状态信息、控制信息和定时器(212)的计时周期数，所述的处理器内核(1)还包括异常处理模块(15)，用以处理流水线(11)产生的异常情况、控制流水线(11)跳转到相应的异常处理执行子程序，并在异常处理完成后，使之前被执行的程序从中断点继续执行；中间层次(2)包括处理器核(21)以及分别与处理器核(21)连接的外设接口(22)和存储器(23)，所述的处理器核(21)内还设有中断模块(211)和定时器(212)，所述的定时器(212)分别与中断模块(211)和特殊目标寄存器(14)连接，所述的中断模块(211)与处理器内核(1)连接，所述的中断模块(211)和定时器(212)与处理器核(21)的时钟频率相同；顶层(3)包括调试接口(31)、总线(32)和直接存储访问模块(33)，所述的调试接口(31)与处理器核(21)连接，所述的直接存储访问模块(33)分别与总线(32)和存储器(23)连接，所述的总线(32)与处理器核(21)连接，所述的顶层(3)还包括通过总线(32)与处理器核(21)连接的外部接口(34)。