[发明专利]一种基于忆阻器的多进制加法运算电路有效
| 申请号： | 201610160051.X | 申请日： | 2016-03-21 |
| 公开（公告）号： | CN105739944B | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 李祎;王卓睿;周亚雄;缪向水 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50;G06F7/502 |
| 代理公司： | 武汉东喻专利代理事务所(普通合伙) 42224 | 代理人： | 宋业斌 |
| 地址： | 430074 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于忆阻器的多进制加法运算电路，包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器；第一右旋逻辑门的输入端作为多进制加法运算电路的输入端，第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接，第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端，第一忆阻器的另一端连接至第一右旋逻辑门的输入端，第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端；第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。 | ||
| 搜索关键词： | 一种 基于 忆阻器 多进制 加法 运算 电路 及其 操作方法 | ||
【主权项】：
1.一种基于忆阻器的三进制加法运算电路，其特征在于，包括第一忆阻器(30)、第二忆阻器(31)、第三忆阻器(32)、第一右旋逻辑门(34)、第二右旋逻辑门(36)、第一电压转换器(35)和第二电压转换器(37)；所述第一右旋逻辑门(34)的输入端作为所述三进制加法运算电路的输入端(33)，所述第一右旋逻辑门(34)、所述第一电压转换器(35)、所述第二右旋逻辑门(36)和所述第二电压转换器(37)依次连接，所述第一忆阻器(30)的一端、所述第二忆阻器(31)的一端和所述第三忆阻器(32)的一端连接后作为所述三进制加法运算电路的输出端(38)，所述第一忆阻器(30)的另一端连接至所述第一右旋逻辑门(34)的输入端，所述第二忆阻器(31)的另一端连接至所述第一电压转换器(35)与所述第二右旋逻辑门(36)的连接端；所述第三忆阻器(32)的另一端连接至所述第二电压转换器(37)的输出端；所述第一忆阻器(30)、所述第二忆阻器(31)和所述第三忆阻器(32)均具备三个电阻状态：高阻态、低阻态和更低阻态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610160051.X/，转载请声明来源钻瓜专利网。
