[发明专利]具有改善的编程可靠性的半导体器件有效
| 申请号： | 201610164698.X | 申请日： | 2016-03-22 |
| 公开（公告）号： | CN106560896B | 公开（公告）日： | 2020-11-03 |
| 发明（设计）人： | 安正烈;徐智贤;郑圣蓉 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/34 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 李少丹;毋二省 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明可以提供一种半导体存储器件来改善在半导体存储器件的编程操作中易受编程干扰现象影响的存储单元的编程可靠性。在本发明的一个方面，提供了一种半导体存储器件，包括：存储串，包括第一单元部分和第二单元部分，第一单元部分和第二单元部分每个都包括多个存储单元，第二单元部分设置在第一单元部分之上；以及控制逻辑，配置成在编程操作中控制外围电路，使得位于第一单元部分的顶部的至少两个存储单元中的每个和位于第二单元部分的底部的至少两个存储单元中的每个被编程为相比于第一单元部分和第二单元部分中的其余存储单元而具有较小的数据比特位。 | ||
| 搜索关键词： | 具有 改善 编程 可靠性 半导体器件 | ||
【主权项】：
一种半导体存储器件，包括：存储串，包括第一单元部分和第二单元部分，第一单元部分和第二单元部分每个都包括多个存储单元，第二单元部分设置在第一单元部分之上；外围电路，配置成在编程操作中对所述多个存储单元编程；以及控制逻辑，配置成：在编程操作中控制外围电路，使得位于第一单元部分的顶部的至少两个存储单元中的每个和位于第二单元部分的底部的至少两个存储单元中的每个被编程为相比于第一单元部分和第二单元部分中的其余存储单元而具有较小的数据比特位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610164698.X/，转载请声明来源钻瓜专利网。
