[发明专利]一种降低指令高速缓冲存储器功耗的装置及方法

摘要

本发明涉及一种降低指令高速缓冲存储器功耗的装置，包括：页标志缓冲器，用于存储内核地址中的页标志位；页有效位，用于指示页标志缓冲器对应行是否有效；页索引存储器，用于存储内核地址中的页索引位；行有效位，用于指示页索引存储器对应行是否有效；数据存储器，用于存储指令块数据；行有效位控制电路、第一比较器、第二比较器和与门。本发明还公开了一种降低指令高速缓冲存储器功耗的方法。本发明增加一个容量很小的页标志缓冲器，并利用位宽较小的页索引存储器取代传统结构中位宽较大的标志存储器，可以减小指令高速缓冲存储器的面积，从而有效降低每次访问指令高速缓冲存储器的功耗。

主权项

一种降低指令高速缓冲存储器功耗的装置，其特征在于：包括：页标志缓冲器，用于存储内核地址中的页标志位；页有效位，用于指示页标志缓冲器中的页标志位对应的行是否有效；页索引存储器，用于存储内核地址中的页索引位；行有效位，用于指示页索引存储器中的页索引位对应的行是否有效；数据存储器，用于存储指令块数据；第一比较器，用于将内核地址中的页标志位与页标志缓冲器中读出的页标志位作比较操作，并输出第一命中信号；第二比较器，用于将内核地址中的页索引位与页索引存储器中读出的页索引位作比较操作，并输出第二命中信号；与门，用于将第一命中信号和第二命中信号作与操作，并输出指令高速缓冲存储器命中信号；行有效位控制电路，用于根据第一命中信号、内核地址中的页索引位以及页索引存储器中存储的页索引位来控制所述行有效位。