[发明专利]半导体器件、其制造方法和图案重叠检查方法

摘要

本发明提供一种半导体器件、其制造方法和图案重叠检查方法。对分别形成在多个层中的比较图案和参考图案的重叠误差量进行测量。基于比较图案和参考图案的测量的重叠误差量，对比较图案和参考图案执行重叠检查。

主权项

一种制造半导体器件的方法，包括以下步骤：(a)在晶片上的第一层的第一区域中形成第一电路图案并在第二区域中形成第一参考图案；(b)在比所述第一层高的第二层的所述第一区域中形成第二电路图案并在所述第二区域中形成第二参考图案；(c)形成比所述第二层高的第三层；(d)在所述第三层上形成光致抗蚀剂膜；(e)使用光刻在所述光致抗蚀剂膜的所述第一区域中形成第三电路图案并在所述第二区域中形成比较图案；(f)测量所述第一参考图案和所述比较图案的重叠误差量；(g)测量所述第二参考图案和所述比较图案的重叠误差量；以及(h)基于在测量(f)中获得的所述第一参考图案和所述比较图案的重叠误差量以及在测量(g)中获得的所述第二参考图案和所述比较图案的重叠误差量，执行所述第一参考图案、所述第二参考图案和所述比较图案的重叠确定。