[发明专利]基于网络编码的片上网络路由器

摘要

本发明公开了一种基于网络编码的新型紧凑、高效、快速的片上网络路由器，该路由器包括有P路输入、输出通道，每个输入通道又设有v个虚拟通道，每一路的输入通道都设有一个路由选择逻辑和虚信道分配器，分别负责数据传输的路由方向和分配虚拟通道；虚信道分配器还连接有开关分配器，所述开关分配器负责为P路输入通道分配交叉开关，实现多个输入通道同时请求同一个输出通道的总裁，在P路输入通道和交叉开关之间还设有网络编码模块NCU，虚拟通道的微片输出经过简单的编码选择电路，NCU将符合条件的输入进行编码操作，经过编码的微片经开关分配器的仲裁后，被送到交叉开关。发明支持以微片为单位的传输模式，实现实时编码，有效降低额外硬件和功耗消耗。

主权项

1.基于网络编码的片上网络路由器，其特征在于，该路由器包括有P路输入、输出通道，每个输入通道又设有v个虚拟通道，每一路的输入通道都设有一个路由选择逻辑Routing Logic和虚信道分配器VC allocator，分别负责数据传输的路由方向和分配虚拟通道；虚信道分配器VC allocator还连接有开关分配器Switch allocator，所述开关分配器Switch allocator是一个全局的部件，负责为P路输入通道分配交叉开关crossbar，实现多个输入通道同时请求同一个输出通道的仲裁，Crossbar是一个交叉开关，实现P路输入通道到P路输出通道的快速数据传递，在P路输入通道和交叉开关Crossbar之间还设有网络编码模块NCU，虚拟通道的微片输出经过简单的编码选择电路，无需编码或者不在此路由器编码的微片直接送到交叉开关Crossbar；如果是在此路由器进行编码的微片，则送到网络编码模块NCU，NCU将符合条件的输入进行编码操作，经过编码的微片经开关分配器Switch allocator的仲裁后，被送到交叉开关；对支持网络编码的包结构进行定义如下：一个数据包由若干个微片Flit构成，包括一个包头Head、若干个负载数据Payload和一个包尾Tail，Head和Tail包含控制信息，Payload中放的是有效数据；Head包含支持网络传输和编码的关键控制信息，由10个部分构成，每个部分的定义和功能如下所示：NC type：表明普通数据包NC type＝0还是NC数据包NC type＝1；Routing Info：路由信息，采用固定路由，每3位表示一个路由器信息；每通过一个路由器后，该信息右移3位；Dist to IS：还有多少个路由器就到了指定的中间源路由器is，0表示在当前路由器进行NC操作，‑1表示NC完成；Dist to ID：还有多少个路由器就到了指定的中间目的地路由器id，0表示在当前路由器进行两路组播操作，‑1表示组播操作完成；Package ID：数据包的序号；Flit ID：微片的序号；Src1：源节点1；Dest1：目的地节点1；Src2：源节点2，当NC type＝1是有效；Dest1：目的地节点2，组播节点，无论是否做NC都可以使用；从上述定义可以看出，仅仅利用NC type、Dist to IS和Dist to ID就可以确定两个数据包在哪个路由器进行编码操作，在哪个路由器进行组播传输；数据包一开始Dist to IS＝2，每经过一个路由器Dist to IS减1，直到is路由器变为0，表示在is中做网络编码，is为中间源节点，其既是一个路由器，又是一个编码器，将两路输入的原始数据包按照微片的顺序进行编码；该数据包就被送到NCU中，当Dist to IS小于0后，表示网络编码完成，无需再改变，此时Dist to IS保持‑1不变，Dist to ID表示还要经过多少个路由器就到中间目的地路由器，需要将数据包进行两路组播传输；所述网络编码模块NCU包括输入缓冲器Input buffer和输出缓冲器Output buffer，输入分配器Input allocator根据输入缓冲器Input buffer的空闲状态为输入分配缓存队列，输出仲裁器Output arbiter仲裁两路编码输出，保证交叉开关Crossbar的使用不冲突；所述网络编码模块NCU扫描输入缓冲器Input buffer，检查是否有有效的待编码数据，若有，则检查此数据有无对齐的配对数据，如果两路数据都到齐了，网络编码模块NCU就进行数据编码，并且修改包头，形成新的编码后的数据包，送到空闲的输出缓冲器Output buffer中。