[发明专利]一种ESD电源钳位保护电路

摘要

本发明提供了一种ESD电源钳位保护电路，包括电源端、接地端、静电放电ESD探测电路、触发维持电路及泄放电路；所述电源端，用于提供电源电压；所述接地端，用于提供地电平；所述ESD探测电路，用于探测ESD冲击信号，并输出ESD触发信号；所述触发维持电路，用于根据所述ESD触发信号触发所述泄放电路中的泄放晶体管导通，并通过反馈机制延长泄放晶体管的开启时间；所述泄放电路，用于在接收到所述触发维持电路输出的ESD触发信号时提供电源与地之间的低阻通道，以泄放静电电流。本发明提供的ESD电源钳位保护电路电路能够有效抑制静电保护电路的漏电电流，有效保护内部电路不受静电放电的损伤。

主权项

一种ESD电源钳位保护电路，其特征在于，包括：电源端、接地端、静电放电ESD探测电路、触发维持电路及泄放电路；所述电源端，与所述ESD探测电路、所述触发维持电路及所述泄放电路分别连接，用于提供电源电压；所述接地端，与所述ESD探测电路、所述触发维持电路及所述泄放电路分别连接，用于提供地电平；所述ESD探测电路，连接于所述电源端与所述接地端之间，由电阻电容耦合网络组成，用于探测ESD冲击信号，并输出ESD触发信号；其中，所述ESD触发信号通过所述ESD探测电路的ESD触发信号输出端以高电平的形成输出；所述触发维持电路，连接于所述电源端与所述接地端之间，且与所述ESD探测电路的ESD触发信号输出端连接，用于根据所述ESD触发信号触发所述泄放电路中的泄放晶体管导通，并通过反馈机制延长泄放晶体管的开启时间；其中，所述反馈机制通过反馈晶体管等效增大所述触发维持电路的时间常数实现；所述泄放电路，连接于所述电源端与所述接地端之间，且与所述触发维持电路连接，用于在接收到所述触发维持电路输出的ESD触发信号时提供电源与地之间的低阻通道，以泄放静电电流；所述触发维持电路包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第二电阻及第二电容；所述第一PMOS晶体管的栅极与所述ESD触发信号输出端连接，所述第一PMOS晶体管的源极与所述电源端连接，所述第一PMOS晶体管的漏极与所述第二电阻的第一端连接；所述第二电阻的第二端与所述第二电容的第一端、所述第一NMOS晶体管的漏极及所述第三NMOS晶体管的栅极分别连接；所述第二电容的第二端与所述接地端连接；所述第一NMOS晶体管的栅极与所述触发维持电路的输出端连接，所述第一NMOS晶体管的源极与所述接地端连接；所述第三NMOS晶体管的漏极与所述触发维持电路的输出端及所述第三PMOS晶体管的漏极分别连接，所述第三NMOS晶体管的源极与所述接地端连接；所述第二PMOS晶体管的栅极与所述ESD触发信号输出端及所述第二NMOS晶体管的栅极分别连接，所述第二PMOS晶体管的源极与所述电源端连接，所述第二PMOS晶体管的漏极与所述第二NMOS晶体管的漏极及所述第三PMOS晶体管的栅极分别连接；所述第二NMOS晶体管的栅极与所述ESD触发信号输出端及所述第二PMOS晶体管的栅极分别连接，所述第二NMOS晶体管的源极与所述接地端连接；所述第三PMOS晶体管的源极与所述电源端连接，所述第三PMOS晶体管的漏极与所述触发维持电路的输出端及所述第三NMOS晶体管的漏极分别连接。